PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-167574

(43) Date of publication of application: 22.06.2001

(51)Int.Cl.

G11C 11/406 G11C 11/407

G11C 11/403

(21)Application number: 11-348617

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


08.12.1999

(72)Inventor: NAKANO MASAYA

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multi-bank semiconductor memory in which current consumption at the time of a self-refresh mode can be scattered without increasing tRC of specification values. SOLUTION: Banks are divided into plural groups, and activation timing of these banks are made different at the time of self-refresh mode. Also, when refresh for a group unit for banks of plural groups is interrupted, generating operation of a count-up indication signal from a count-up signal generating circuit 35 is stopped, and updating of a refresh address from an internal address counter 36 is stopped.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-167574 (P2001-167574A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G11C 11/406 11/407

11/403

G 1 1 C 11/34

363K 5B024

362S .

363M

審査請求 未請求 請求項の数7 〇L (全 35 頁)

(21)出願番号

特願平11-348617

(71)出題人 000006013

三菱電機株式会社

(22)出廢日

平成11年12月8日(1999.12.8)

東京都千代田区丸の内二丁目2番3号

(72)発明者 中野 全也

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外4名)

Fターム(参考) 5B024 AA01 AA03 AA15 BA21 BA29

CA07 CA16 CA27 DA08 DA10


DA16 DA18 DA20

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 セルフリフレッシュモード時の電流消費を仕 様値 t R Cを増大させることなく分散することのできる 多バンク半導体記憶装置を提供する。

【解決手段】 バンクを複数の組に分割し、セルフリフ レッシュモード時これらのバンクの活性化タイミングを 異ならせる。また、複数組のバンクに対する組単位での リフレッシュが中断されたときには、カウントアップ信 号発生回路(35)からのカウントアップ指示信号発生 動作を停止させ、内部アドレスカウンタ(36)からの リフレッシュアドレス更新を停止させる。



【特許請求の範囲】

【請求項1】 各々が行列状に配列される複数のメモリセルを有しかつ複数のバンクに分割されるメモリアレイを備え、前記複数のバンクは、各々が1以上のバンクを含む複数の組に分割され、さらに前記メモリアレイのリフレッシュすべきメモリセルを指定するリフレッシュアドレスを発生するためのリフレッシュアドレス発生手段、

リフレッシュモード指示に応答して、所定の周期でリフ レッシュ要求を発生するリフレッシュ要求発生回路、お 10 よび前記複数のバンク各々に対応して設けられ、活性化 時前記リフレッシュアドレス発生手段からのリフレッシ ュアドレスに従って対応のバンクのアドレス指定された メモリセルのデータをリフレッシュするための複数のリ フレッシュ回路を備え、前記複数のリフレッシュ回路の 各々は、活性化時前記リフレッシュアドレス発生手段か らのリフレッシュアドレスを取込みかつ出力し、かつ非 活性化時ラッチ状態となるラッチ回路を含み、さらに前 記リフレッシュ要求またはリフレッシュモード指示に応 答して前記複数の組のバンクを組単位で互いに異なるタ 20 イミングで活性化するためのリフレッシュ活性化手段、 少なくとも前記複数の組のバンクのリフレッシュ動作完 了に応答して前記リフレッシュアドレス発生手段のリフ レッシュアドレスを更新するためのリフレッシュアドレ ス更新手段、およびリフレッシュモード完了指示に応答 して、前記リフレッシュ要求発生手段を非活性化するた めのリフレッシュ非活性化手段を備え、前記リフレッシ ュ非活性化手段は、前記リフレッシュ活性化手段からの 前記複数の組のバンクに対するリフレッシュ活性化信号 のすべての非活性状態と前記リフレッシュモード完了指 示とに応答して前記リフレッシュ要求発生手段を非活性 化する手段を含む、半導体記憶装置。

【請求項2】 前記リフレッシュアドレス更新手段は、前記複数の組のリフレッシュ非完了時前記リフレッシュアドレス発生手段にそのときのリフレッシュアドレスを保持させる、請求項1記載の半導体記憶装置。

【請求項3】 前記リフレッシュ活性化手段は、前記リフレッシュ要求発生手段からのリフレッシュ要求に応答して、各前記リフレッシュ要求ごとに所定のシーケンスで前記複数の組のバンクを組単位で順次活性化するための手段を含む、請求項1記載の半導体記憶装置。

【請求項4】 前記リフレッシュ活性化手段は、活性化期間が互いに重なり合わないように前記複数の組のバンクを組単位で活性化する手段を含む、請求項1記載の半導体記憶装置。

【請求項5】 前記複数の組は、各々1つのバンクを含む、請求項1記載の半導体記憶装置。

【請求項6】 前記複数の組は、各々が、所定数のバンクを含む、請求項1記載の半導体記憶装置。

【請求項7】 通常動作モード時互いに独立に活性/非 50

活性化される複数のバンクに分割されるメモリアレイを備え、前記複数のバンクは複数の組に分割され、さらにリフレッシュモード時活性化され、所定の周期でリフレッシュ要求を発生するリフレッシュ周期制御回路、

前記リフレッシュ要求に応答して所定の時間幅を有する リフレッシュ活性化信号を発生するアレイ活性化信号発 生回路、および前記リフレッシュ活性化信号に応答して 前記複数のバンク各々に対するバンク活性化信号を発生 するためのバンク活性化回路を備え、前記バンク活性化 回路は、前記複数の組の組ごとにバンク活性化信号の活 性化タイミングを異ならせかつ前記複数の組を組単位で 所定のシーケンスで活性化するための手段を含み、さら に前記複数のバンクに共通に設けられ、リフレッシュさ れるべきメモリセルをアドレス指定するリフレッシュア ドレスを発生するリフレッシュアドレスカウンタ、

前記複数のバンク各々に対応して設けられ、前記バンク 活性化回路からの対応のバンク活性化信号に応答して活 性化され、前記リフレッシュアドレスカウンタからのリ フレッシュアドレスを取込みかつラッチし、該取込んだ リフレッシュアドレスに従って対応のバンクのメモリセ ルを選択するメモリセル選択回路を備え、前記選択回路 は非活性化時該取込んだリフレッシュアドレスをラッチ する状態となり、

前記リフレッシュモードを指示するリフレッシュモード 指示に応答して前記リフレッシュ周期制御回路を活性化 しかつ前記リフレッシュモードの完了の指示と前記バン ク活性化回路からのバンク活性化信号のすべての非活性 状態とに応答して前記リフレッシュ周期制御回路を非活 性化するリフレッシュモード制御回路、および少なくと も前記複数の組に対するバンク活性化信号がすべて活性 化されると前記リフレッシュアドレスカウンタのリフレッシュアドレスを更新するためのアドレス更新回路を備 える、半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体記憶装置に関し、特に、記憶データの周期的なリフレッシュが必要なダイナミック型半導体記憶装置に関する。より特定的には、この発明は、多バンク構成のダイナミック型半導体記憶装置のリフレッシュ制御部の構成に関する。

[0002]

【従来の技術】図31は、従来の半導体記憶装置の全体の構成を概略的に示す図である。図31において、半導体記憶装置は、メモリセルMCが行列状に配列されるメモリアレイ1を含む。このメモリアレイ1において、メモリセルMCの各行に対応してワード線WLが配置され、メモリセルMCの各列に対応してビット線対が配置される。図31においては、ビット線対のうちの一方のビット線BLを示す。メモリセルMCは、ワード線WLとビット線対の交差部に対応して配置され、かつ対応の

ビット線対の一方のビット線(BLまたは/BL)に接続される。

【0003】図31に示す半導体記憶装置は、さらに、 外部から与えられる制御信号を受けて内部制御信号を生 成する制御信号入力バッファ2を含む。この制御信号入 **力バッファ2は、外部からのチップセレクト信号 e x** t. /CSを受けるCSバッファ2aと、外部からのロ ウアドレスストローブ信号 ext. / RASを受けるR ASバッファ2bと、外部からのコラムアドレスストロ ーブ信号ext./CASを受けるCASバッファ2c と、外部からのライトイネーブル信号 e x t. /WEを 受けるWEバッファ2dと、外部からのクロックイネー ブル信号ext.CKEを受けるCKEバッファ2eを 含む。チップセレクト信号 e x t . / C S は、この半導 体記憶装置が選択されたことを示す。この半導体記憶装 置は、後に説明するようにクロック信号に同期して動作 するクロック同期型半導体記憶装置であり、クロックイ ネーブル信号ext. CKEは、次のクロックサイクル における内部クロック信号の発生を制御する。制御信号 ext. /RAS、ext. /CASおよびext. / WEの、クロック信号の立上がりエッジにおける論理状 態の組合せにより、動作モードが指定され、これらの制 御信号の論理状態の組合せを、コマンドと称す。

【0004】この半導体記憶装置は、さらに、外部から のアドレス信号 ext. Addを受けて内部アドレスを 生成するアドレスバッファ3と、外部クロック信号 e x t. CLKを受けるCLKバッファ4と、CKEバッフ ア2aからの内部クロックイネーブル信号とCLKバッ ファ4からのクロック信号とに従って内部クロック信号 を発生する内部クロック発生回路5と、内部クロック発 生回路 5 からの内部クロック信号の立上がりエッジで制 御信号入力バッファ 2から与えられた制御信号の論理レ ベルを判定し、動作モードを指定する信号を発生するコ マンドデコーダ6と、コマンドデコーダ6からのモード レジスタセットモード指示に応答して活性化され、アド レスバッファ3からの所定のアドレスビットを入力する モードレジスタ7と、内部クロック発生回路5からの内 部クロック信号とコマンドデコーダ6からの動作モード 指示信号とモードレジスタ7からの動作パラメータデー タとに従って指定された動作モードを実行するための内 部制御信号を生成する内部制御回路8を含む。モードレ ジスタ7には、この半導体記憶装置のデータ入出力モー ド、バースト長、およびCASレイテンシなどを示す情 報が格納される。内部制御回路8は、この内部クロック 発生回路 5 からの内部クロック信号に同期して、各種内 部制御信号を生成する。

【0005】この半導体記憶装置は、さらに、内部制御回路8の制御の下に活性化され、アドレスバッファ3から与えられた内部ロウアドレス信号をデコードし、メモリアレイ1のアドレス指定された行に対応するワード線 50

を選択状態へ駆動するためのロウデコーダ9と、内部制御回路8の制御の下に活性化され、活性化時メモリアレイ1の選択行上のメモリセルのデータの検知および増幅を行なうセンスアンプ10と、内部制御回路8の制御の下に動作し、アドレスバッファ3からの内部コラムアドレス信号をデコードし、メモリセルアレイ1のアドレス 指定された列を選択するためのコラムデコーダ11を含む。センスアンプ10は、このメモリアレイ1の各列に対応して設けられるセンスアンプ回路を含み、コラムデコーダ11からの列選択信号に従って、このセンスアンプ10に含まれるアドレス指定された列に対応するセンスアンプ回路が内部データ線(I/O線)12に結合される。

【0006】この半導体記憶装置は、さらに、データ読 出モード時内部制御回路8の制御の下に活性化され、内 部データ線12上に伝達されたメモリセルデータを増幅 するプリアンプ13と、内部制御回路8の下に動作し、 プリアンプ13により増幅された内部読出データを内部 クロック信号に同期して転送するリードレジスタ14 と、内部制御回路8の制御の下に活性化され、リードレ ジスタ14から伝達されるデータを内部クロック信号に 同期して順次出力する出力バッファ15と、外部からの 書込データext. DOを受けて内部クロック発生回路 5からの内部クロック信号に同期してラッチするデータ インバッファ16と、内部制御回路8の制御の下に活性 化され、データインバッファ16からの書込データを増 幅して内部データ線(1/0線)12を介してメモリア レイ1の選択メモリセルへ伝達するライトドライバ17 と、外部からのデータマスク指示信号ext.DQMを 受けて出力バッファ15およびライトドライバ17へ内 部データマスク指示信号を与えるDOMバッファ18を 含む。DQMバッファ18からの内部データマスク指示 信号が活性状態となると、データの出力またはデータの **書込にマスクが掛けられる。**

【0007】この図31に示す半導体記憶装置は、内部の動作タイミングが、内部クロック発生回路5からの内部クロック信号により決定されており、制御信号間のタイミングマージンは考慮する必要がなく、内部クロック信号に対するタイミングマージンのみを考慮することが要求されるだけであり、応じてタイミングマージンを小さくでき、高速動作が可能となる。また、データの入出力は、内部クロック発生回路5からの内部クロック信号に同期して行なわれており、応じてデータの入出力速度が、この内部クロック発生回路5からの内部クロック信号、すなわち外部クロック信号ext.CLKにより決定され、高速のデータの入出力(転送)が可能となる。【0008】この半導体記憶装置のメモリセルMCは、1トランジスタ/1キャパシタ型のダイナミックメモリセルであり、キャパシタのリーク電流による記憶データ

の消失を防止するために定期的にリフレッシュ動作を行

なって、メモリセルデータの再書込を行なう必要がある。単にメモリセルMCの記憶データの保持を行なう動作モード時においては、内部でリフレッシュアドレスを生成し、このリフレッシュアドレスに従ってメモリセルを選択して記憶データのリフレッシュ、すなわち再書込を行なうセルフリフレッシュが実行される。

【0009】図32は、図31に示すメモリアレイ1お よび内部制御回路8の概略構成を示す図である。図32 においてメモリアレイ1は、2つのバンクB0およびB 1に分割される。内部制御回路8は、これらのバンクB 0 および B 1 それぞれに対応して設けられ、対応のバン クB0およびB1を、コマンドデコーダからの動作モー ド指示信号に従って選択的に活性化するバンク制御回路 8 a および 8 b を含む。これらのバンク制御回路 8 a お よび8 bは、互いに独立に活性/非活性化され、図31 に示すアドレスバッファ3からのバンクアドレス信号に 従って一方が指定され、コマンドデコーダ6からの動作 モード指示信号に従って指定された動作を実行する。こ の図32に示すようにメモリアレイ1をバンクB0およ びB1に分割することにより、バンクB0へのデータア クセス時、バンクB1においてメモリセル行を選択する 動作を並行して行なうことができ、インターリーブ態様 でバンクBOおよびB1ヘアクセスすることにより、高 速のデータ転送が実現される。

【0010】セルフリフレッシュモード時においては、 リフレッシュ制御回路8cの制御の下にこれらのバンク B Oおよび B 1 において同時にリフレッシュ動作が実行 される。バンク B O および B 1 を交互に リフレッシュす る場合、外部ロジックがリフレッシュ指示を通常動作モ ード時に与えるオートリフレッシュモード時、各バンク を、所定のリフレッシュサイクルでリフレッシュを行な うためには、リフレッシュ指示動作を実際のリフレッシ ュサイクルの1/2のサイクルで発行する必要があり、 処理の待ち時間が長くなる。また、バンクBOおよびB 1を交互にリフレッシュした場合、1つのバンクに対す るリフレッシュ動作完了後、セルフリフレッシュモード が解除されるセルフリフレッシュイグジットコマンドが 与えられたとき、他方のバンクは、リフレッシュされな いままであり、セルフリフレッシュモード時におけるリ フレッシュサイクルが異なり、また記憶データの安定な 保持を保証することができなくなる。したがって、通 常、セルフリフレッシュモード時においては、バンクB 0 および B 1 共通にリフレッシュ動作が行なわれる。

【0011】図33は、バンク制御回路8aおよび8b 発生回路24からのリラの要部の構成を概略的に示す図である。図33において ASRの活性化に応答しは、バンク制御回路8aおよび8bの入力部の構成を共 UPを発生するアドレス通に示す。図33において入力部は、対応のバンクのメ 更新回路22からのカウモリアレイを選択状態へ駆動する動作を指示するアクティブコマンドACTに応答してセットされかつアレイプ シュアドレスQADD<リチャージコマンドPRGに応答してリセットされるセ 50 スカウンタ27を含む。

ット/リセットフリップフロップ19と、図32に示すリフレッシュ制御回路8cからのリフレッシュアレイ活性化指示信号RASRとセット/リセットフリップフロップ19の出力信号を受けて、ロウ系回路を駆動する内部アレイ活性化指示信号RASを生成するOR回路20を含む。

【0012】このOR回路20からの内部アレイ活性化指示信号RASに従って対応のバンクのロウ系回路が所定のシーケンスで動作する。このアクティブコマンドACTおよびプリチャージコマンドPRGはバンクアドレスとともに与えられ、バンクアドレスにより指定されたバンクにおいてのみ、セット/リセットフリッププロップリチャージコマンドPRGがそれぞれバンクアドレスと組合せて与えられる)。一方、リフレッシュ制御回路8c(図33参照)からは、リフレッシュアレイ活性化指示信号RASRが各バンクに共通に与えられる。したがってバンクBOおよびB1において共通に内部アレイ活性化指示信号RASに従ってロウ系回路が動作し、メモリセルの行選択動作が実行される。

【0013】図34は、この内部制御回路8のリフレッシュ動作に関連する部分の構成をより詳細に示す図である。図34において、コマンドデコーダ6は、制御信号入力バッファからの制御信号CS、CKE、RAS、CASおよびWEと内部クロック信号CLKを受け、内部クロック信号CLKの立上がりエッジでこれらの制御信号の状態が、セルフリフレッシュモードを指定するセルフリフレッシュモード指示信号ZSELFを活性状態へ駆動し、セルフリフレッシュモード完了を示すセルフリフレッシュイグジットコマンドが与えられたときには、セルフリフレッシュ完了指示信号EXITを活性化するコマンドデコーダ回路21を含む。

【0014】リフレッシュ制御回路8cは、コマンドデ コーダ回路21からの指示信号2SELFおよびEXI Tに従ってセルフリフレッシュ活性化信号RFSを発生 するRFS信号発生回路23と、RFS信号発生回路2 3からのセルフリフレッシュ活性化信号RFSの活性状 態の間、所定の周期でリフレッシュ要求を発生するリフ レッシュ周期制御回路25と、リフレッシュ周期制御回 路25からのリフレッシュ要求に従って所定のパルス幅 を有するリフレッシュアレイ活性化信号ZRASRを発 生するRASR信号発生回路24と、このRASR信号 発生回路24からのリフレッシュアレイ活性化信号 ZR ASRの活性化に応答してカウントアップ信号ZCNT UPを発生するアドレス更新回路22と、このアドレス 更新回路22からのカウントアップ指示信号2CNTU Pに従ってそのカウント値を更新(増分)してリフレッ シュアドレス〇ADD<〇:m>を発生する内部アドレ

【0015】RFS信号発生回路23は、セルフリフレ ッシュモード指示信号ZSELFが活性化されると、リ フレッシュ活性化信号RFSを活性化し、セルフリフレ ッシュモード完了指示信号 E X I Tが活性化されると、 RASR信号発生回路24からのリフレッシュアレイ活 性化信号ZRASRが非活性状態のHレベルとなった後 に、リフレッシュ活性化信号 RFS を非活性化する。1 つのリフレッシュ動作サイクルが完了した後に、セルフ リフレッシュ動作モードを終了させる。

7

【0016】バンクB0に対するバンク制御回路8a は、RASR信号発生回路24からのリフレッシュアレ イ活性化信号 ZRASRの活性化に応答してロウアドレ スラッチ指示信号ZOALおよびワード線活性化信号R XTを活性化するロウ系制御信号発生回路26aを含 み、バンク制御回路8bは、RASR信号発生回路24 からのリフレッシュアレイ活性化信号ZRASRの活性 化に応答してロウアドレスラッチ指示信号 ZQALおよ びワード線活性化信号RXTを活性化するロウ系制御信 号発生回路 2 6 bを含む。

【0017】図31に示すロウデコーダ9は、ロウアド 20 レス発生部9 a と、ワード線を選択状態へ駆動するワー ド線活性化回路9bを含む。このロウアドレス発生部9 aは、内部アドレスカウンタ27からのリフレッシュア ドレスQADD<0:m>と図31に示すアドレス入力 バッファからの内部ロウアドレスの一方を受ける。リフ レッシュモード時においては、図示しないマルチプレク サにより内部アドレスカウンタ27からのリフレッシュ アドレスOADD<0:m>が選択されて、ロウアドレ ス発生部9aへ与えられる。ロウアドレス発生部9a は、バンクBOおよびB1に対応してそれぞれ設けら れ、それぞれがロウ系制御信号発生回路26aおよび2 6 bからのロウアドレスラッチ指示信号 ZOALに応答 して与えられたアドレスビットを取込みかつラッチする ロウアドレス発生回路28aおよび28bを含む。

【0018】ワード線活性化信号9bは、ロウアドレス 発生回路28aおよび28bからの内部ロウアドレスビ ットRA<0:m>をデコードし、ロウ系制御信号発生 回路26aおよび26bからのワード線活性化信号RX Tに従ってアドレス指定されたワード線を選択状態へ駆 動するWL活性化回路29aおよび29bを含む。バン 40 クBOおよびB1それぞれにおいては、ワード線WL 0<0:M>およびWL_1<0:M>が設けられ、ア ドレス指定された行に対応するワード線が選択状態へ駆 動される。ここで、 $M=2^{**}$ -1である。

【0019】通常動作モード時においては、これらのバ ンクBOおよびBIそれぞれに対して設けられる回路 は、互いに独立に動作する。しかしながら、セルフリフ レッシュモード時においては、RASR信号発生回路2 4からのリフレッシュアレイ活性化信号 ZRASRに従 ってロウ系制御信号発生回路26aおよび26bが動作 50

し、応じてバンクBOおよびB1においてリフレッシュ アドレスが指定するワード線が選択状態へ駆動され、こ の選択ワード線に接続されるメモリセルデータが読出さ れてセンスアンプにより検知、増幅、および再書込され てメモリセルの記憶データのリフレッシュが実行され る。

【0020】次に、この図34に示す回路の動作を図3 5に示すタイミングチャート図を参照して説明する。

【0021】時刻 t a において外部クロック信号 e x t. CLKの立上がりエッジでセルフリフレッシュエン トリコマンドが与えられる。このセルフリフレッシュエ ントリコマンドに従って、図34に示すコマンドデコー ダ回路21からのセルフリフレッシュモード指示信号2 SELFが所定期間Lレベルとなり、応じてRFS信号 発生回路23からのリフレッシュ活性化信号RFSが活 性状態のHレベルへ立上がる。このリフレッシュ活性化 信号RFSが活性状態のHレベルに立上がると、コマン ドデコーダ回路21は、セルフリフレッシュ完了指示信 号EXITをHレベルに立上げ、応じて補のセルフリフ レッシュ完了指示信号ZEXITをLレベルの活性状態 に設定する。

【0022】リフレッシュ周期制御回路25は、このR FS信号発生回路23からのリフレッシュ活性化信号R F Sの活性化に従ってリフレッシュ要求を発生する。 R ASR信号発生回路24は、RFS信号発生回路23か らのリフレッシュ活性化信号RFSの活性化に応答し て、リフレッシュアレイ活性化信号ZRASRをLレベ ルの活性状態へ駆動する。応じてアドレス更新回路22 が、カウントアップ指示信号ZCNTUPをLレベルの 活性状態へ駆動し、内部アドレスカウンタ27のカウン ト値を更新し、リフレッシュアドレスOADD<O:m >が応じて更新される。この内部アドレスカウンタ27 からのリフレッシュアドレス QADD < 0:m>は、リ フレッシュ活性化信号RFSの活性化時、アドレス入力 バッファからの外部アドレスに代えて、図示しないマル チプレクサ回路を介してロウアドレス発生回路28aお よび28 bへ与えられる。

【0023】RASR信号発生回路24からのリフレッ シュアレイ活性化信号ZRASRの活性化に応答して、 ロウ系制御信号発生回路26aおよび26bがともに活 性化され、ロウアドレス発生回路28aおよび28bに 対しロウアドレスラッチ指示信号20ALを与える。こ のロウアドレスラッチ指示信号ZOALの活性化に応答 して、ロウアドレス発生回路28aおよび28bが、内 部アドレスカウンタ27から与えられたリフレッシュア ドレスQADD<0:m>を取込み、リフレッシュアド レスRA<0:m>を並行して生成する。図35におい ては、このリフレッシュアドレスRA<0:m>が、ア ドレス#0000を規定している状態が一例として示さ れる。ロウ系制御信号発生回路26aおよび26bは、

作が完了した後に、セルフリフレッシュモードが完了する。

リフレッシュアレイ活性化信号 Z R A S R の活性化に応答して、所定のタイミングでワード線活性化信号 R X T を活性状態へ駆動する。応じて、W L 活性回路 Z 9 a および Z 9 b においては、ロウアドレス発生回路 Z 8 a および Z 8 b から与えられたリフレッシュアドレス R A Z 0 : Z m > をデコードし、ワード線活性化信号 R X T に従って、アドレス指定されたワード線を選択状態へ駆動する。図 Z 5 においては、バンク B O およびバンク B 1 において、ワード線W L Z 0 < 0 > およびW L Z 1 < 0 > が選択状態へ駆動された状態が一例として示される。

【0027】時刻tcにおいて、再び、セルフリフレッシュエントリコマンドが与えられると、先の時刻taからの動作と同様の動作が行なわれ、このときには、内部アドレスカウンタ27のカウント値が更新され、また新たなリフレッシュアドレスQADD<0:m>に従って、次のワード線WL $_0$ <2>およびWL $_1$ <2>が選択状態へ駆動され、それらのワード線に接続されるメモリセルのデータのリフレッシュが実行される。

【0024】このRASR信号発生回路24からのリフレッシュアレイ活性化信号ZRASRは、所定の時間幅を有するワンショットのパルス信号であり、メモリセルデータのリフレッシュに必要とされる時間、活性状態とされる。所定時間が経過すると、このリフレッシュアレイ活性化信号ZRASRが非活性状態のHレベルへ立上がり、またカウントアップ指示信号ZCNTUPが非活性状態となり、またワード線ラッチ指示信号ZQALおよびワード線活性化信号RXTが非活性状態となり、1つのリフレッシュ動作サイクルが完了する。ロウアドレス発生回路28aおよび28bは、ラッチ状態となり、リフレッシュアドレスRA<0:m>をラッチする。

【0028】セルフリフレッシュエントリコマンドが与えられると、バンクB0およびB1において同時にメモリセルデータのリフレッシュが実行され、外部のロジックが、オートリフレッシュコマンドを通常動作モード時印加する場合においても、内部アドレスカウンタ27からのリフレッシュアドレスに従って各バンクに対しリフレッシュ動作を行なうことができ、外部ロジックは、リフレッシュ時のバンクアドレスの管理をする必要がなく、多バンク構成においてもリフレッシュ動作を確実に実行することができる。

【0025】リフレッシュ周期制御回路25は、このリフレッシュ活性化信号RFSの活性化時カウント動作を行ない、所定の周期で、リフレッシュ要求を発生する。所定時間が経過すると、リフレッシュ周期制御回路25がリフレッシュ要求を発生し、応じてRASR信号発生回路24がリフレッシュアレイ活性化信号2RASRを活性状態へ駆動する。応じて内部アドレスカウンタ27からのリフレッシュアドレスQADD<0:m>が、アドレス更新回路22からのカウントアップ指示信号2CNTUPに従って更新され、再び新たなリフレッシュアドレスに従ってリフレッシュ動作が実行される。

[0029]

【0026】このリフレッシュ動作期間内において、セ ルフリフレッシュイグジットコマンドが与えられ、セル フリフレッシュモード完了が時刻 t b において指定され ると、コマンドデコーダ回路21は、セルフリフレッシ ュ完了指示信号ZEXITを、Hレベルの活性状態へ駆 動する。RFS信号発生回路23は、このセルフリフレ ッシュ完了指示信号EXIT(またはZEXIT)の非 活性化に応答して、RASR信号発生回路24からのリ フレッシュアレイ活性化信号ZRASRがHレベルの活 性状態となった後に、リフレッシュ活性化信号RFSを 非活性状態のLレベルへ駆動する。したがってセルフリ フレッシュイグジットコマンドが時刻 t bに与えられて も、そのとき行なわれているリフレッシュ動作は停止さ れず、新たなリフレッシュアドレス#0001に対して ワード線WL_0<1>およびWL_1<1>が選択さ れて、この選択ワード線に接続されるメモリセルのリフ レッシュが行なわれることになる。このリフレッシュ動 50

【発明が解決しようとする課題】図36は、1つのワー ド線WLと1対のビット線BL, /BLに関連する部分 の構成を概略的に示す図である。図36において、WL 発生回路29(29a, 29b)は、内部ロウアドレス ビットRA<0:m>をデコードするロウデコード回路 29 r d と、ワード線活性化信号RXTとロウデコード 回路29rdの出力信号とに従ってワード線WLを選択 状態へ駆動するワード線ドライブ回路29wdを含む。 【0030】ビット線BLおよび/BLには、SA制御 回路SCTLからのセンス活性化信号

のSEの活性化時 ビット線BLおよび/BLの電位を差動増幅しかつラッ チするセンスアンプ回路SAと、ビット線分離ゲートお よびビット線イコライズ回路などのビット線(BL)周 辺回路BPHが設けられる。センスアンプ回路SAへ は、アレイ電源電圧Vccaおよび接地電圧Vssが与 えられ、ビット線BLおよび/BLは、メモリセルMC の記憶データに応じて、アレイ電源電圧Vccaおよび 接地電圧Vssレベルに駆動される。

【0031】従来のセルフリフレッシュモード時においては、バンクB0およびB1において同時にワード線WLが選択されている。したがって図36に示すロウデコード回路29rdおよびワード線ドライブ回路29wdが同時に動作し、またワード線活性化信号RXTを発生する回路も同時に動作する。したがって、図37に示すように、ワード線WL選択時の電源電流Icのピーク電流が増加し、これらの回路の動作電源電圧(周辺電源電圧Vccp)レベルが低下し、これらの周辺電源電圧Vccpを動作電源電圧として動作する回路の動作マージンが小さくなり、誤動作が生じる可能性がある。

11

【0033】このような消費電流の集中を分散させるために、各バンクごとにワード線WLの活性化タイミングをずらせ、応じて電流消費を分散させることが考えられる。しかしながら、図35に示すように、セルフリフレッシュイグジットコマンドが与えられてから、次にセルフリフレッシュエントリコマンドが与えられるまでには、仕様値で決められる時間tRCが必要とされる。これは、セルフリフレッシュエントリコマンドと異なる通20常のアクセスコマンド(アクティブコマンド)の場合も同様である。確実に、内部回路がプリチャージ状態となったときに次の動作モードをこの半導体記憶装置に行なわせるために、仕様値tRCが設けられている。

が誤動作する可能性がある。

【0034】しかしながら、図38に示すように、この ワード線WLの活性化タイミングを、各バンクごとに異 ならせる場合、応じてアレイ活性化信号RASOおよび RASIの活性化タイミングが異なる。したがって、全 体としてのセルフリフレッシュ動作期間が長くなる。こ の状態においてセルフリフレッシュイグジットコマンド が印加された場合、仕様値tRCが経過しても、まだ内 部でのセルフリフレッシュ動作が完了していない場合が 考えられる。この場合、内部回路はすべて確実に初期状 態にプリチャージされていないため、この新たなセルフ リフレッシュエントリコマンドによるセルフリフレッシ ュ動作において誤動作が生じる可能性がある。たとえ ば、セルフリフレッシュ動作時ラッチ状態にあるロウア ドレス発生回路が新たなリフレッシュエントリコマンド により、スルー状態となり新たなリフレッシュアドレス を取込んだ場合、選択中のワード線と新たなリフレッシ 40 ュアドレスのワード線とが衝突することになり、新たな リフレッシュ動作を現在実行中のリフレッシュ動作を正 確に実行することができなくなる。

【0035】特に、バンクの数が多くなった場合、このようなワード線活性化タイミングをずらせる場合、実際のリフレッシュ動作を行なう期間が長くなり、たとえば70nsに設定されている仕様値tRC内において、内部でリフレッシュ動作が完了していない状態が生じる可能性がより増大する。

【0036】この発明の目的は、ピーク電流、電流消費 50

および仕様値 t R C を増大させることなく正確にメモリセルデータのリフレッシュを行なうことのできる半導体記憶装置を提供することである。

【0037】この発明の他の目的は、リフレッシュ動作時の電流消費を分散させることができかつリフレッシュ動作を中断しても記憶データの消失の生じることのない半導体記憶装置を提供することである。

[0038]

【課題を解決するための手段】請求項1に係る半導体記憶装置は、各々が行列状に配列される複数のメモリセルを有しかつ複数のバンクに分割されるメモリアレイを備える。これら複数のバンクは、各々が1以上のバンクを含む複数の組に分割される。

【0039】請求項1に係る半導体記憶装置は、さらに、リフレッシュすべきメモリセルを指定するリフレッシュアドレスを発生するリフレッシュアドレス発生手段と、リフレッシュモード指示に応答して所定の周期でリフレッシュ要求を発生するリフレッシュ要求発生回路と、複数のバンク各々に対応して設けられ、活性化時リフレッシュアドレス発生手段からのリフレッシュアドレスに従って対応のバンクのアドレス指定されたメモリセルのデータのリフレッシュを行なうための複数のリフレッシュ回路とを備える。これら複数のリフレッシュ回路の各々は、活性化時リフレッシュアドレス発生手段からのリフレッシュアドレスを取込みかつ出力し、かつ非活性化時ラッチ状態となるラッチ回路を含む。

【0040】請求項1に係る半導体記憶装置は、さらに、リフレッシュモード指示またはリフレッシュ要求に応答して複数の組のバンクを組単位で互いに異なるタイミングで活性化するためのリフレッシュ活性化手段と、少なくとも複数の組のバンクのリフレッシュデに応答してリフレッシュアドレス手段のリフレッシュアドレス更新手段と、リフレッシュモード完了指示に応答してリフレッシュ要求発生手段を非活性化するためのリフレッシュ非活性化手段は、リフレッシュ活性化手段からの複数の組のバンクに対するリフレッシュ活性化手段からの複数の組のバンクに対するリフレッシュ活性化信号のすべての非活性状態とリフレッシュモード完了指示とに応答してリフレッシュ要求発生手段を非活性化する手段を含む。

【0041】請求項2に係る半導体記憶装置は、請求項1のリフレッシュアドレス更新手段は複数の組のリフレッシュ非完了時、リフレッシュアドレス発生手段に、そのときのリフレッシュアドレスを保持させる。

【0042】請求項3に係る半導体記憶装置は、請求項1のリフレッシュ活性化手段は、リフレッシュ要求発生手段からのリフレッシュ要求に応答して、所定のシーケンスで複数の組のバンクを組単位で順次活性化する手段を含む。

【0043】請求項4に係る半導体記憶装置は、請求項

1のリフレッシュ活性化手段が、活性化期間が互いに重 なり合わないように複数の組のバンクを組単位で活性化 する手段を含む。

【0044】請求項5に係る半導体記憶装置は、請求項 1の装置において、複数の組は、各々1つのバンクを含 む。

【0045】請求項6に係る半導体記憶装置は、複数の 組が、各々、所定数のバンクを含む。

【0046】請求項7に係る半導体記憶装置は、通常動 作モード時互いに独立に活性/非活性化される複数のバ 10 ンクに分割されるメモリアレイを備える。複数のバンク は複数の組に分割される。

【0047】この請求項7にかかる半導体記憶装置は、 さらに、リフレッシュモード時活性化され、所定の周期 でリフレッシュ要求を発生するリフレッシュ周期制御回 路と、リフレッシュ要求に応答して所定の時間幅を有す るリフレッシュ活性化信号を発生するアレイ活性化信号 発生回路と、リフレッシュ活性化信号に応答して複数の バンクに対するバンク活性化信号を発生するバンク活性 化回路を備える。バンク活性化回路は複数の組の組ごと にバンク活性化信号の活性化タイミングを異ならせかつ 複数の組のバンクを組単位で所定のシーケンスで各リフ レッシュ要求ごとに活性化するための手段をむ。

【0048】請求項7に係る半導体記憶装置は、さら に、複数のバンクに共通に設けられ、リフレッシュメモ リセルを指定するリフレッシュアドレスを発生するリフ レッシュアドレスカウンタと、複数のバンク各々に対応 して設けられ、バンク活性化回路からの対応のバンク活 性化信号に応答して活性化され、リフレッシュアドレス カウンタからのリフレッシュアドレスを取込みかつラッ チし、該取込んだリフレッシュアドレスに従って対応の バンクのメモリセル行を選択する選択回路を備える。こ の選択回路は非活性化時取込んだリフレッシュアドレス をラッチする状態となる。

【0049】請求項7に係る半導体記憶装置は、さら に、リフレッシュモードを指示するリフレッシュモード 指示に応答してリフレッシュ周期制御回路を活性化して リフレッシュモードおよびかつリフレッシュモードの完 了の指示とバンク活性化回路からのバンク活性化信号の すべての非活性状態とに応答してリフレッシュ周期制御 回路を非活性化するリフレッシュモード制御回路と、少 なくとも複数の組に対するバンク活性化信号がすべて活 性化されるとリフレッシュアドレスカウンタのリフレッ シュアドレスを更新するためのアドレス更新回路を備え る。

【0050】バンクの組単位でリフレッシュを行なうこ とにより、リフレッシュ動作時の電流消費を分散させる ことができる。また、全バンクのリフレッシュ完了後に リフレッシュアドレスを更新しかつ全バンクのリフレッ シュ非完了時リフレッシュアドレス発生回路がアドレス 50 ラッチ状態となっており、全バンクのリフレッシュ完了 前にリフレッシュモードが中断されても、次のリフレッ シュ指示により、中断時のリフレッシュアドレスに従っ てリフレッシュを行なうことができる。したがって、全 バンクにおいて、リフレッシュ周期が異ならず、メモリ セルデータが消失するのを防止することができる。ま た、リフレッシュモードを全バンクのリフレッシュが完 了する前に中断することが可能となり、仕様値 t R C が 増大するのを抑制することができる。

[0051]

【発明の実施の形態】 [実施の形態1] 図1は、この発 明の実施の形態1に従う半導体記憶装置の要部の構成を 概略的に示す図である。図1においては、2つのバンク B Oおよび B 1 に対するリフレッシュ制御回路およびロ ウ系回路の構成を示す。コマンドデコーダ6は、内部ク ロック信号CLKの立上がりに同期して、制御信号C S、CKE、RAS、CASおよびWEの組合せのコマ ンドがセルフリフレッシュモードを指示するセルフリフ レッシュエントリコマンドであるかセルフリフレッシュ モードの完了を指示するセルフリフレッシュイグジット コマンドであるかを判定するコマンドデコーダ回路30 を含む。コマンドデコーダ回路30は、セルフリフレッ シュエントリコマンドが与えられたとき、セルフリフレ ッシュ指示信号ZSELFを所定期間活性状態のLレベ ルへ駆動する。セルフリフレッシュイグジットコマンド が与えられたときには、コマンドデコーダ回路30は、 後に説明するバンクBOのリフレッシュ状態にあること を示すリフレッシュ状態指示信号RFSOの非活性化後 セルフリフレッシュ完了指示信号EXITをHレベルへ 駆動する。コマンドデコーダ回路30はまた、セルフリ 30 フレッシュエントリモードが与えられたときには、リフ レッシュ状態指示信号RFSOがHレベルとなると、こ のリフレッシュ完了指示信号EXITをLレベルの非活 性状態に設定する。

【0052】リフレッシュ制御回路8cは、コマンドデ コーダ回路30からのセルフリフレッシュモード指示信 号25 ELFとセルフリフレッシュモード完了指示信号 EXITと、後に説明するバンク活性化指示信号ZRA SROおよびZRASR1に従ってバンクBOがリフレ ッシュ状態にあることを示すリフレッシュ状態指示信号 RAFSOとバンクBOおよびB1がともにリフレッシ ュ状態にあることを示す全バンクリフレッシュ状態指示 信号RFSORとを生成するRFS信号発生回路31 と、RFS信号発生回路31からのバンクB0リフレッ シュ状態指示信号RFS0の活性化に応答して活性化さ れ、所定の周期でリフレッシュ要求φ Γ е q を生成する リフレッシュ周期制御回路32と、RFS信号発生回路 31からのバンクB0リフレッシュ状態指示信号RFS Oの活性化時、リフレッシュ要求φreqに従って所定 の時間幅を有するメインバンク活性化信号ZRASRM

与えられる。

16

時のリフレッシュアドレスに従って再びバンクBOから 順次リフレッシュを実行する。

を発生するRASR信号発生回路33と、RASR信号 発生回路33からのメインバンク活性化信号ZRASR MをバンクBOおよびB1それぞれに対し互いに異なる 時間遅延してバンクB0およびB1それぞれに対するバ ンク活性化信号ZRASROおよびZRASR1を生成 するRASR遅延回路34を含む。

【0053】このRASR遅延回路34は、RFS信号 発生回路31からの全バンクリフレッシュ状態指示信号 RFSORの非活性化時、バンクB1に対するバンク活 性化信号ZRASR1の活性化を停止する。これによ り、バンクB0に対するリフレッシュ動作時にセルフリ フレッシュイグジットコマンドが与えられたとき、この バンクBOに対するリフレッシュ動作完了後、セルフリ フレッシュ動作を完了し、バンクB1に対するリフレッ シュ動作は行なわない。このように、バンク活性化信号 は1つのバンクに対するリフレッシュ動作完了後非活性 状態となるため、セルフリフレッシュイグジットコマン ド印加後、バンクBOまたはB1の活性化完了後、この 半導体記憶装置は全バンクがプリチャージ状態となり、 セルフリフレッシュイグジットコマンド印加後、1つの 20 バンクのリフレッシュ動作に要する時間経過後、半導体 記憶装置は内部がすべてプリチャージ状態となり、仕様 値tRCがたとえば70nsと短くても、1つのバンク のリフレッシュに要求される時間は、これより短く、十 分仕様値を満たすことができる。

【0054】リフレッシュ制御回路8cは、さらに、バ ンク活性化信号ZRASROおよびZRASR1がとも に活性化されると、次のリフレッシュ要求に応答して活 性化されるバンク活性化信号ZRASROに従ってカウ ントアップ信号 Ζ С N T U P を活性化するカウントアッ プ信号発生回路35と、カウントアップ信号2CNTU Pの活性化に応答してカウント動作を行ない、そのカウ ント値をリフレッシュアドレス QADD < 0: m>とし て出力する内部アドレスカウンタ36を含む。このカウ ントアップ信号発生回路35は、たとえば、バンク活性 化信号ZRASROの活性化時セットされ、かつバンク 活性化信号 ZRASR1の活性化時リセットされるフリ ップフロップを含み、リセット状態のときにバンク活性 化信号ZRASROが活性化されるとカウントアップ信 号ZCNTUPを活性状態のLレベルへ駆動する。

【0055】したがって、たとえばバンクB0のリフレ ッシュ完了後リフレッシュが中断し、バンク活性化信号 ZRASR1が非活性状態のときには、カウントアップ 信号ZCNTUPは、発生されず、内部アドレスカウン タ36はカウント動作を行なわず、リフレッシュアドレ スQADD<0: m>はリフレッシュ中断前の値を保持 する。新たにリフレッシュメモリコマンドが与えられて バンク活性化信号ZRASROが活性化されても、この カウントアップ信号発生回路35は、リセット状態とさ れていないため、カウントアップ信号は発生せず、中断 50

【0056】RASR遅延回路34からのバンク活性化 信号ZRASROおよびZRASR1は、バンク制御回 路8aおよび8bに含まれるロウ系制御信号発生回路2 6 a および 2 6 b へそれぞれ与えられる。ロウ系制御信 号発生回路26aはバンク活性化信号ZRASROの活 性化に応答してワード線活性化信号RXT0および図示 しないセンスアンプ活性化信号を活性状態へ駆動する。 同様、ロウ系制御信号発生回路26bは、バンク活性化 信号ZRASR1の活性化に応答してワード線活性化信 号RXT1および図示しないセンスアンプ活性化信号を 活性状態へ駆動する。ロウ系制御信号発生回路26 a お よび26 bはまた、バンク活性化信号 ZRASRO およ びZRASR1の活性化に応答してアドレスラッチ指示 信号ZQALOおよびZQAL1をそれぞれ生成する。 【0057】内部アドレスカウンタ36からのリフレッ シュアドレスQADD<0:m>は、ロウアドレス発生 部9aに含まれるロウアドレス発生回路28aおよび2 8 bへそれぞれ与えられる。したがって、これらのロウ アドレス発生回路28aおよび28bは、互いに異なる タイミングで活性化されるアドレスラッチ指示信号 ZO AL0およびZQAL1に従って内部アドレスカウンタ 36からのリフレッシュアドレスQADD<0:m>を 取込みラッチする。これらのロウアドレス発生回路28 aおよび28bは、その内部構成は後に詳細に説明する が、対応のバンク活性化信号が非活性状態のときには、 先の活性化時に与えられたリフレッシュアドレスを維持 する。ロウアドレス発生回路28aおよび28bからの 内部ロウアドレスビットRAO<0:m>およびRA1 <0:m>は、それぞれワード線ドライブ回路9bに含 まれるWL活性回路29aおよびWL活性回路29bへ

【0058】WL活性回路29aは、バンクB0のワー ド線WL_0<0:M>のうちのアドレス指定された行 に対応するワード線を選択状態へワード線活性化信号R XTOに従って駆動する。WL活性回路29bは、ロウ 系制御信号発生回路26bからのワード線活性化信号R XT1とロウアドレス発生回路28bから与えられるロ ウアドレスビットRA1<0:m>に従って、バンクB 40 0に含まれるワード線WL_1<0:M>のうちのアド レス指定された行に対するワード線を選択状態へ駆動す

【0059】なお、これらのロウ系制御信号発生回路2 6 a および 2 6 b は、バンク活性化信号 Z R A S R O お よびZRASR1の活性化時バンクアドレス信号にかか わらず、ワード線活性化信号RXTOおよびRXT1な らびにアドレスラッチ指示信号ZOALOおよびZOA L1を活性状態へ駆動する(これは、図33の構成を利 用する)。

17

18

【0060】バンク活性化信号 ZRASROおよび ZRASR1の活性化タイミングが異なるとき、特にこれらのバンク活性化信号 ZRASROおよび ZRASR1の活性化時間が互いに重なり合わない場合、1つのバンクにおいてのみリフレッシュを行なうことができ、電流消費が集中するのを防止することができ、内部電源電圧の変動を抑制することができる。同様、センスアンプ回路のセンス動作時におけるピーク電流も増大するのを防止でき、基板電流による基板ノイズが回路動作に悪影響を防止することができる。

【0061】したがってこれらのバンク制御回路8aおよび8bならびにロウデコーダ9a,9bの構成は、先の図54に示す構成と同様の構成であり、単にこれらの回路を活性化する信号の基本信号であるバンク活性化ZRASROおよびZRASR1の活性化タイミングが従来と異なる。以下各部の構成について詳細に説明し、その後、全体としての動作について説明する。

【0062】 [コマンドデコーダ回路30の構成] 図2 は、図1に示すコマンドデコーダ回路30の構成を示す 図である。図2において、コマンドデコーダ回路30 は、内部クロック信号CLKとロウアドレスストローブ 信号RASとコラムアドレスストローブ信号CASと補 のライトイネーブル信号 ZWEを受けるNAND回路 4 Oと、内部クロック信号 CLKとチップセレクト信号 C Sと補のクロックイネーブル信号 Z C K E を受ける N A ND回路41と、NAND回路40および41の出力信 号を受ける2入力NOR回路42と、NOR回路42の 出力信号を反転してセルフリフレッシュモード指示信号 ZSELFを発生するインバータ43を含む。補のライ トイネーブル信号 ZWE および補のクロックイネーブル 信号ZCKEは、それぞれ、外部ライトイネーブル信号 ext.WE、および外部クロックイネーブル信号ex t. CKEの反転信号である。

【0063】コマンドデコーダ回路30は、さらに、補のクロックイネーブル信号2CKEを所定時間遅延する遅延回路44と、遅延回路44の出力信号と補のクロックイネーブル信号2CKEを受けるNAND回路45と、NAND回路45の出力信号を反転するインバータ46と、インバータ46の出力信号とバンクB0のリフレッシュ状態指示信号RFS0を受けてリフレッシュ完40了指示信号EXITを発生するNAND回路47を含む。次に、この図2に示すコマンドデコーダ回路30の動作を図3に示すタイミングチャート図を参照して説明する。

【0064】セルフリフレッシュエントリコマンドが印加されるとき、外部クロック信号 ext. CLKの立上がりエッジにおいてチップセレクト信号 CS、ロウアドレスストローブ信号 RAS およびコラムアドレスストローブ信号 CASがHレベルに設定され、かつライトイネーブル信号 WEが Lレベル、すなわち補のライトイネー50

ブル信号ZWEがHレベルに設定される。クロックイネ ーブル信号 Ζ С Κ Ε は次サイクルにおいて内部クロック 信号CLKの発生を許可する信号であり、セルフリフレ ッシュエントリコマンド印加時、Hレベルに設定され る。したがって、NAND回路40および41の出力信 号が内部クロック信号CLKの立上がりに同期してLレ ベルとなり、応じてNOR回路42の出力信号がHレベ ルとなり、したがってインバータ43からのセルフリフ レッシュモード指示信号ZSELFがLレベルの活性状 態となる。後に説明するように、このセルフリフレッシ ュモード指示信号ZSELFの活性化に応答して、バン クBOのリフレッシュ状態指示信号RFSOがHレベル の活性状態へ駆動される。セルフリフレッシュモード時 においては、通常、消費電力を低減するため、外部クロ ック信号 ext. CLK の発生は停止される。内部にお いてリフレッシュモード指示信号ZSELFの活性化に 応答して各バンクのリフレッシュ動作が実行される。

【0065】セルフリフレッシュイグジットコマンドが 印加されるときには、外部クロック信号 ext. CLK は再び印加される。このセルフリフレッシュイグジット コマンド印加時においては、ロウアドレスストローブ信 号RAS、コラムアドレスストローブ信号CASおよび 補のライトイネーブル信号 ZWEは、セルフリフレッシ ュエントリコマンドと別の論理状態に設定される。クロ ックイネーブル信号ZCLKがLレベルとなり、インバ ータ回路 4 6 の出力信号がHレベルとなる。バンク B O がリフレッシュ状態にある間、リフレッシュ状態指示信 号RFSOはHレベルの活性状態である。したがって、 NAND回路47がインバータとして動作し、インバー タ46からの出力信号を反転し、セルフリフレッシュ完 了指示信号 EXITをHレベルへ立上げる。そのセルフ リフレッシュ完了指示信号EXITがHレベルへ駆動さ れると、応じて、バンクB0のリフレッシュ状態指示信 号RFSOがLレベルの非活性状態へ駆動され、以降、 セルフリフレッシュ完了指示信号EXITが、Lレベル に固定される。

【0066】バンクB0のリフレッシュ状態指示信号RFS0をコマンドデコーダ回路30のNAND回路37へ与えておくことにより、通常動作モード時においてセルフリフレッシュ状態指示信号RFS0がLレベルのときに、クロックイネーブル信号ZCKEがLレベルの活性状態へ駆動されても、確実に、このセルフリフレッシュ完了指示信号EXITはHレベルに保持され、誤ったセルフリフレッシュ完了指示信号が発生するのを防止することができる。

【0067】 [RFS信号発生回路31の構成] 図4は、図1に示すRFS信号発生回路31の構成を示す図である。図4において、RFS信号信号発生回路31は、バンクB0のリフレッシュ状態指示信号RFS0を所定期間遅延する遅延回路48と、バンクB0に対する

バンク活性化信号ZRASROを所定時間遅延する遅延 回路49と、遅延回路48および49の出力信号とリフ レッシュ完了指示信号 EXITを受けるNAND回路 5 0と、セルフリフレッシュモード指示信号 2 S E L F の 活性化時セットされ、かつNAND回路50の出力信号 のLレベルのときにリセットされるフリップフロップを 構成するNAND回路51および52と、NAND回路 52の出力信号を反転してバンクB0に対するリフレッ シュ状態指示信号RFSOを生成するインバータ53を 含む。NAND回路51は、セルフリフレッシュ指示信 10 号ZSELFとNAND回路52の出力信号を受ける。 NAND回路52は、NAND回路51の出力信号とN AND回路50の出力信号を受ける。

【0068】このRFS信号発生回路31は、さらに、 バンク B 1 に対するリフレッシュ状態指示信号 R F S 1 を所定時間遅延する遅延回路54と、バンクB0のバン ク活性化信号 ZRASR1を所定時間遅延する遅延回路 55と、これらの遅延回路54および55の出力信号と リフレッシュ完了指示信号 EXITを受けるNAND回 路56と、セルフリフレッシュモード指示信号25EL Fの活性化に応答してセットされかつNAND回路56 の出力信号がLレベルのときリセットされるフリップフ ロップを構成するAND回路57および58と、NAN D回路58の出力信号を反転してバンクB1に対するリ フレッシュ状態指示信号 R F S 1 を生成するインバータ 59と、インバータ53および59の出力信号を受ける NOR回路60と、NOR回路60の出力信号を反転し て全バンクリフレッシュ状態指示信号RFSORを生成 するインバータ回路61を含む。NAND回路57は、 リフレッシュモード指示信号 ZSELFとNAND回路 30 58の出力信号とを受ける。NAND回路58は、NA ND回路57の出力信号とNAND回路56の出力信号 とを受ける。次に、この図4に示すRFS信号発生回路 31の動作を図5に示す信号波形図を参照して説明す る。

【0069】セルフリフレッシュエントリコマンドが印 加されると、セルフリフレッシュモード指示信号ZSE LFが所定時間Lレベルの活性状態となり、NAND回 路51および57の出力信号がHレベルとなる。半導体 記憶装置においては、まだセルフリフレッシュは実行さ れていないため、リフレッシュ状態指示信号RFSOお よびRFS1はともにLレベルであり、遅延回路48お よび54の出力信号がレレベルであり、応じてNAND 回路50および56の出力信号はそれぞれHレベルであ る。したがってセルフリフレッシュモード指示信号ZS ELFの活性化に応答してNAND回路52および58 の出力信号がそれぞれ、Lレベルへ駆動され、応じてイ ンバータ回路53および59からのリフレッシュ状態指 示信号 R F S O および R F S 1 が H レベルへ駆動され、 バンクB0およびB1がセルフリフレッシュ状態に入っ 50

たことが知らされる。応じて、インバータ61からの全 バンクリフレッシュ状態指示信号RFSORもHレベル の活性状態へ駆動される。リフレッシュ状態指示信号R FSOがHレベルに立上がると、図2に示すように、補 のクロックイネーブル信号 Z C K E を受ける遅延回路 4 4の有する遅延時間 Dが経過した後に、セルフリフレッ シュ完了指示信号EXITがLレベルに立下がり、この 半導体記憶装置がリフレッシュモードに入ったことが設 定される。

【0070】このリフレッシュ状態において、所定のシ ーケンスでバンク活性化信号ZRSROおよびZRSR 1がそれぞれ所定期間 L レベルの活性状態へ駆動され、 バンクBOおよびB1がそれぞれ互いに異なるタイミン グでリフレッシュ動作を実行する。

【0071】セルフリフレッシュイグジットコマンドが 印加されると、セルフリフレッシュ完了指示信号EXI TがHレベルに立上がる。次いで、バンク活性化信号 Z RASROおよびZRASR1およびリフレッシュ状態 指示信号RFSOおよびRFS1がLレベルとなり、応 じて全バンクリフレッシュ状態指示信号RFSORがL レベルの非活性状態となり、内部がプリチャージ状態に 復帰する。

【0072】リフレッシュ状態指示信号RFSOおよび RFS1は、それぞれ対応のバンク活性化信号ZRAS R Oおよび Z R A S R 1 が H レベルのときに、 L レベル へ駆動される(セルフリフレッシュモード解除時)。し たがって、たとえばバンク活性化信号ZRASROがL レベルの活性状態のときに、セルフリフレッシュイグジ ットコマンドが与えられ、セルフリフレッシュ完了指示 信号EXITがHレベルに立上がっても、このバンクB 0に対するバンク活性化信号 ZRASROがHレベルの 活性状態となるまで、リフレッシュ状態指示信号RFS 0はHレベルの活性状態を維持する。バンクB 0におい て、リフレッシュ動作が完了した後に、セルフリフレッ シュモードの解除が実行される。

【0073】 [RASR信号発生回路33の構成] 図6 (A)は、図1に示すRASR信号発生回路33の構成 の一例を示す図である。図6(A)において、RASR 信号発生回路33は、リフレッシュ状態指示信号RFS 0を受けて所定時間遅延しかつ反転する遅延/反転回路 33 aと、遅延/反転回路33 aの出力信号とリフレッ シュ状態指示信号RFSOとを受けるAND回路33b と、AND回路33bの出力信号とリフレッシュ要求信 号 φ r e q を受ける O R 回路 3 3 c と、 O R 回路 3 3 c の出力信号の立上がりに応答して所定時間しレベルの活 性状態となるメインバンク活性化信号 2 R A S R Mを発 生するワンショットパルス発生回路33dを含む。次 に、この図6(A)に示すRASR信号発生回路33の 動作を図6(B)に示す信号波形図を参照して説明す

る。

【0074】セルフリフレッシュモードが指示され、セ ルフリフレッシュモード指示信号ZSELFが活性状態 となると、リフレッシュ状態指示信号RFSOがHレベ ルの活性状態へ立上がる。遅延/反転回路33aおよび AND回路33bは、ワンショットパルス発生回路を構 成しており、このリフレッシュ状態指示信号RFSOの 立上がりに応答して、AND回路33bからの出力信号 がHレベルに所定時間立上がる。応じてOR回路33c の出力信号がHレベルに立上がり、ワンショットパルス 発生回路33 dからのメインバンク活性化信号 ZRAS 10 RMがLレベルの活性状態となる。

【0075】一方、このリフレッシュ状態指示信号RF SOの活性状態の間、所定周期で、図1に示すリフレッ シュ周期制御回路32からリフレッシュ要求φ Γ e q が 生成される。このリフレッシュ要求に応答して、ワンシ ョットパルス発生回路33dが、メインバンク活性化信 号ZRASRMを活性化する。したがって、セルフリフ レッシュモードが指定されると、このリフレッシュモー ド指示(リフレッシュ要求)に従って、所定の周期でメ インバンク活性化信号 ZRASRMが活性化されて内部 20 でリフレッシュ動作が実行される。最初のリフレッシュ はリフレッシュ状態指示信号RFSOの活性化に応答し て実行される。

【0076】 [RASR遅延回路34の構成] 図7 (A)は、図1に示すRASR遅延回路34の構成を示 す図である。図7(A)において、RASR遅延回路3 4は、メインバンク活性化信号 ZRASRMを受けるイ ンバータ62と、インバータ62の出力信号を反転して バンクB0に対する活性化信号ΖRASR0を発生する インバータ63と、メインバンク活性化信号ZRASR Mを所定時間遅延する遅延回路64と、遅延回路64の 出力信号を反転するインバータ65と、インバータ65 の出力信号と全バンクリフレッシュ状態指示信号RFS ORとを受けてバンクB1に対するバンク活性化信号2 RASR1を発生するNAND回路66を含む。インバ ータ62および63は、バッファ回路を構成する。次 に、この図7(A)の動作を、図7(B)に示す信号波 形図を参照して説明する。

【0077】セルフリフレッシュモードが指示される と、セルフリフレッシュモード指示信号の活性化に従っ て全バンクリフレッシュ状態指示信号RFSORがHレ ベルに立上がり、NAND回路66がインバータとして 動作する。また、セルフリフレッシュモードが指示され ると、図6(A)に示すRASR信号発生回路33か ら、ワンショットのパルスが発生され、メインバンク活 性化信号ZRASRMがLレベルの活性状態となり、応 じてバンクB0に対するバンク活性化信号ZRASRO がLレベルの活性状態となる。バンク活性化信号 ZRA SROが活性状態となった後、遅延回路64が有する遅 延時間が経過すると、バンクB1に対するバンク活性化 50 いて、ロウ系制御信号発生回路26aは、バンク活性化

信号ZRASR1が活性化される。これらのバンク活性 化信号ZRASROおよびZRASR1の活性化期間が 互いに重なり合わないように遅延回路64の遅延時間が 設定される。すなわち、遅延回路64が有する遅延時間 は、メインバンク活性化信号ZRASRMの活性化期間 よりも長くされる。所定時間が経過すると、再び、RA SR信号発生回路33からのメインバンク活性化信号ス RASRMが活性化され、応じてバンク活性化信号ZR ASROおよびZRASR1が順次活性化される。

【0078】メインバンク活性化信号ZRASRMの活 性状態のときにセルフリフレッシュイグジットコマンド が与えられた場合を想定する。このときに、バンク活性 化信号 ZRASROが活性状態にあり、このバンク活性 化信号 ZRASROが非活性状態となると、図 4 に示す ように、RFS信号発生回路31からのリフレッシュ状 態指示信号RFSOが非活性化され、応じて全バンクリ フレッシュ状態指示信号RFSORがLレベルの非活性 状態となる。バンクB1に対するリフレッシュ状態指示 信号RFS1は、図4に示すように、セルフリフレッシ ュイグジットコマンドが与えられると非活性化される。 このバンク活性化信号ZRASROの非活性化により、 全バンクリフレッシュ状態指示信号RFSORが非活性 化されると、NAND回路66が出力するバンク活性化 信号ZRASR1はHレベルの非活性状態に固定され る。したがって、このバンクB0のリフレッシュ動作期 間中にセルフリフレッシュイグジットコマンドが与えら れた場合、このバンクBOに対するリフレッシュ動作完 了後、即座にセルフリフレッシュモードが解除され、バ ンクB1に対するリフレッシュ動作は行なわれない。

【0079】バンクB1のリフレッシュ動作期間中にセ ルフリフレッシュイグジットコマンドが与えられた場合 には、このバンクB1に対するリフレッシュ動作完了後 セルフリフレッシュモードが解除される(信号RFSO. RがLレベルの非活性状態となる)。

【0080】したがって、この図7(A)に示すよう に、リフレッシュ動作中にセルフリフレッシュイグジッ トコマンドが与えられた場合、その対応のバンクのリフ レッシュ動作が完了後セルフリフレッシュモードが解除 される。したがって1つのバンクのリフレッシュ期間経 過後には、この半導体記憶装置の内部はプリチャージ状 態に復帰し、バンク活性化信号ZRASROおよびZR ASR1が互いに重なり合うように活性化された場合の ようにリフレッシュ期間が長くなるのを防止することが でき、セルフリフレッシュモード解除後の次のコマンド を印加するまでに必要とされる仕様値 t R C を短くする ことができる。

【0081】 [ロウ系制御信号発生回路26aおよび2 6 bの構成] 図8(A)は、図1に示すロウ系制御信号 発生回路26aの構成を示す図である。図8(A)にお 信号 Z R A S R 0を受けるインバータ67と、インバータ67の出力信号を反転してアドレスラッチ指示信号 Z Q A L 0を生成するインバータ68と、インバータ68の出力信号を反転してワード線活性化信号 R X T 0を生成するインバータ69を含む。インバータ68の出力信号は、また立下がり遅延パルスの形でセンスアンプ制御回路へ与えられる。

【0082】図8(B)は、図1に示すバンクB1に対するロウ系制御信号発生回路26bの構成を示す図である。図8(B)において、ロウ系制御信号発生回路26bは、バンク活性化信号ZRASR1を受けるインバータ70と、インバータ70の出力信号を反転してアドレスラッチ指示信号ZQAL1を生成するインバータ71 と、インバータ71の出力信号を反転してワード線活性化信号RXT1を生成するインバータ72を含む。インバータ71の出力信号はまた、その立下がりが遅延されて、バンクB1のセンスアンプ回路の動作を制御するセンスアンプ制御回路へセンスアンプ活性化信号として与えられる。次に、この図8(A)および(B)に示すロウ系制御信号発生回路26aおよび26bの動作を図820(C)に示す信号波形図を参照して説明する。

【0083】図8(C)においては、1つのロウ系制御信号発生回路の動作を示す。バンク活性化信号 ZRASR(ZRASR1)が活性化されると、応じてアドレスラッチ指示信号 ZQAL(ZQAL0または ZQAL1)が Lレベルの活性状態となる(インバータ67および68ならびに70および71は、遅延バッファとして動作する)。次に、後に説明するように、ロウアドレス発生回路 28 a または 28 b が、内部アドレスカウンタ36からのリフレッシュアドレスQA30DD<0:m>を取込みラッチする。

【0084】次いで、インバータ69または72からのワード線活性化信号RXT(RXT0またはRXT1)が活性化され、リフレッシュアドレスに従って、アドレス指定されたワード線WLの電位がワード線活性化信号RXTに従って上昇する。このワード線WLに接続されるメモリセルデータが、対応のビット線BLまたは/BLに読出される。図8(C)においては、Hレベルのメモリセルデータが読出された場合の動作波形を一例として示す。

【0085】ワード線WLが選択され、ビット線BLおよび/BLに十分な大きさの読出電圧が生じると、図示しないセンスアンプ制御回路によりセンスアンプ回路が活性化されてセンス動作を行ない、ビット線BLおよび/BLをメモリセルデータに応じて電源電圧Vccaおよび接地電圧Vssを電圧レベルに駆動する。ビット線BLおよび/BLの電圧差が電源電圧および接地電圧レベルに拡大されると、メモリセルから読出されたデータが元のメモリセルに書込まれリストア動作(再書込)が行なわ

れ、メモリセルデータのリフレッシュが行なわれる。

【0086】所定時間が経過すると、バンク活性化信号 ZRASRがHレベルの非活性化状態となり、アドレスラッチ指示信号 ZQALがHレベルとなり、またワード 線活性化信号RXTがLレベルの非活性状態となる。アドレスラッチ指示信号 ZQALがHレベルとなると、後に説明するように、ロウアドレス発生回路 28aおよび28bはラッチ状態となり、リフレッシュアドレスを保持する、またはリセットされる。

【0087】ワード線活性化信号RXTの非活性化に応答して選択ワード線WLがLレベルの非活性状態となり、またセンスアンプ回路が非活性化され、ビット線BLおよび/BLはプリチャージ電圧(中間電圧レベル)に復帰する。これにより1つのリフレッシュ動作サイクルが完了する。

【0088】 [カウントアップ信号発生回路] 図9

(A)は、図1に示すカウントアップ信号発生回路35 の構成を示す図である。図9(A)において、カウント アップ信号発生回路35は、バンク活性化信号ZRAS ROを遅延する遅延回路73と、遅延回路73の出力信 号を反転するインバータ74と、インバータ74の出力 信号とバンク活性化信号ZRASROを受けて信号のO を出力するNAND回路75と、バンク活性化信号ZR A S R 1 を所定時間遅延する遅延回路 7 6 と、遅延回路 76の出力信号を反転するインバータ77と、インバー タ77の出力信号とバンク活性化信号 ZRASR1を受 けて信号 φ 1 を出力する N A N D 回路 7 8 と、フリップ フロップを構成するNAND回路79および80を含 む。NAND回路79は、信号

OとNAND回路80 の出力信号とを受ける。NAND回路80は、信号 φ1 と電源投入検出信号ZPORとNAND回路79の出力 信号とを受ける。電源投入検出信号2PORは、この半 導体記憶装置の電源投入時、所定期間しレベルとなり、 内部回路をリセットするために用いられる。通常動作モ ード時においては、電源投入検出信号ZPORはHレベ ルに固定される。

【0089】カウントアップ信号発生回路35は、さらに、NAND回路79の出力信号とバンク活性化信号ZRASROを受けるNOR回路81と、NOR回路81 の出力信号を反転してカウントアップ指示信号ZCNTUPを生成するインバータ82を含む。

【0090】遅延回路73、インバータ74およびNAND回路75は、ワンショットパルス発生回路を構成し、バンク活性化信号ZRASROの立上がりに応答して信号 Φ0を所定時間Lレベルに駆動する。同様、遅延回路76、インバータ77およびNAND回路78は、バンク活性化信号ZRASR1の立上がりに応答してワンショットのパルスを発生するワンショットパルス発生回路を構成する。このNAND回路78の出力信号 Φ150 は、バンク活性化信号ZRASR1の立上がりに応答し

て所定期間 L レベルに駆動される。次に、図9(A)に 示すカウントアップ信号発生回路35の動作を図9

(B) に示す信号波形図を参照して説明する。

【0091】初期状態においては、信号 $\phi0$ がHレベルであり、電源投入検出信号ZPORの活性化(Lレベル)に応答してNAND回路80の出力信号がHレベルとなり、NAND回路79の出力ノードNDはLレベルに設定される。カウントアップ指示信号ZCNTUPは Hレベルにある。

【0092】セルフリフレッシュエントリコマンドEN 10 0が与えられると、まずバンク活性化信号 ZRASRO が Lレベルの活性状態へ駆動される。ノード N Dが L レベルであるため、N O R 回路 8 1 の出力信号が H レベル となり、応じてインバータ82からのカウントアップ指示信号 ZCNTUPが Lレベルの活性状態へ駆動される。応じて、図1に示す内部アドレスカウンタ36がカウント動作を行ない、そのカウント値を更新(増分)する。

【0093】バンクB0のリフレッシュ動作が完了し、 バンク活性化信号ZRASROがHレベルに立上がる と、NAND回路75からの信号

のがLレベルとな り、応じてノードNDがHレベルにセットされる。ま た、バンク活性化信号ZRASROがHレベルに立上が ると、NOR回路81の出力信号がLレベルとなり、応 じてカウントアップ指示信号ZCNTUPがHレベルに 立上がる。続いて、バンク活性化信号ZRASR1がL レベルの活性状態へ駆動され、バンクB1のリフレッシ ュが行なわれる。バンクB1のリフレッシュが完了する と、バンク活性化信号2RASR1がHレベルに立上が り、応じてNAND回路78からの信号 φ 1 が L レベル となる。信号 ø O は、Hレベルにあるため、信号 ø 1 の 立下がりに応答して、NAND回路79からノードND への出力信号がしレベルに立下がる。バンク活性化信号 ZRASROは、この状態ではHレベルであり、カウン トアップ指示信号2CNTUPはHレベルを維持する。

【0094】再び所定期間が経過すると、バンク活性化信号ZRASR0がLレベルの活性状態となり、ノード NDがLレベルであるため、カウントアップ指示信号ZCNTUPがLレベルとなり、図1に示す内部アドレスカウンタ36のカウント値が更新され、新たなリフレッ 40シュアドレスが生成されてリフレッシュが実行される。バンク活性化信号ZRASR0がHレベルに立下がると、応じて信号 $\phi0$ がLレベルに所定期間立下がり、ノードNDがHレベルとなる。続いて、バンク活性化信号ZRASR1の活性状態へ駆動される。このバンク活性化信号ZRASR1の活性状態のときにセルフリフレッシュイグジットコマンドEX0が与えられたとき、バンク活性化信号ZRASR1の非活性化により、図Aに示す全バンクリフレッシュ状態指示信号ASR10非活性状態となる。このバンク活性化信号ASR10非活性状態となる。このバンク活性化信号ASR10非

活性化に応答して信号 φ 1 が所定期間 L レベルとなり、 応じてノード N Dが L レベルに立下がる。

26

【0095】この状態で、セルフリフレッシュエントリコマンド EN1 が与えられると、ノード ND が L レベルであり、バンク活性化信号 ZRASRO が活性化に応答してカウントアップ指示信号 ZCNTUP が L レベルとなり、新たなリフレッシュアドレスが生成され、この新たなリフレッシュアドレスに従ってリフレッシュが実行される。続いて、バンク活性化信号 ZRASR1 が L レベルの活性状態となり、信号 $\phi1$ がバンク B1 のリフレッシュ動作完了後、バンク活性化信号 ZRASR1 の立上がりに応答して L レベルに所定期間立下がり、応じてノード ND が L レベルに駆動される。

【0096】次にバンク活性化信号 ZRASROが活性 状態になり、バンクBOのセルフリフレッシュが実行さ れているときにセルフリフレッシュイグジットコマンド EX1が与えられると、バンク活性化信号 ZRASROの非活性化に応答して、半導体記憶装置の内部がプリチャージ状態となる。このバンク活性化信号 ZRASROの非活性化に応答して信号 ϕO が所定期間 L レベルとなり、応じてノードNDがHレベルに駆動される。またカウントアップ指示信号 ZCNTUPが、バンク活性化信号 ZRASROの非活性化に応答してHレベルに立上がる。

【0097】バンク活性化信号ZRASR1は非活性状態を維持し、バンクB1に対するリフレッシュは行なわれない。

【0098】この状態で、セルフリフレッシュエントリコマンドEN2が与えられてバンク活性化信号2RASROがLレベルの活性状態となっても、ノードNDはHレベルにあり、カウントアップ指示信号2CNTUPはHレベルを維持する(NOR回路81の出力信号がLレベルである)。セルフリフレッシュエントリコマンドENが与えられても、カウントアップ指示信号2CNTUPはHレベルにあり、図1に示す内部アドレスカウンタ36はカウント値更新動作は行なわず、先のセルフリフレッシュエントリコマンドEN1により更新した内部リフレッシュアドレスを維持しており、したがって先のサイクルリフレッシュと同じリフレッシュアドレスを用いてバンクBO、およびB1に対するリフレッシュが実行される。

【0099】[ロウアドレス発生回路28a,28bの構成] 図10は、図1に示すロウアドレス発生回路28a および28bの構成を示す図である。図10において、ロウアドレス発生回路28aは、アドレスラッチ指示信号ZQAL0を受けるインバータ83と、インバータ83の出力信号とアドレスラッチ指示信号ZQAL0とに従って活性化され、内部アドレスカウンタ36からのリフレッシュアドレスQADD<0:m>を反転するトライステートインバータバッファ回路84と、トライ

ステートインバータバッファ回路84の出力信号を反転して内部ロウアドレスビットRAO<0:m>を生成するインバータ回路85と、インバータ回路85の出力信号を反転してインバータ回路85の入力へ伝達するインバータ回路86を含む。トライステートインバータバッファ回路84は、アドレスラッチ指示信号2QALOがLレベルのときに活性化され、インバータ回路として動作し、かつアドレスラッチ指示信号2QALOがHレベルのときに非活性化されて出力ハイインピーダンス状態となる。これらのインバータ回路84-86は、リフレのシュアドレスQADD<0:m>の各ビットに対して設けられるインバータを含む。

【0100】ロウアドレス発生回路28bは、アドレス ラッチ指示信号 Z Q A L 1 を反転するインバータ 8 7 と、アドレスラッチ指示信号 ZQAL1とインバータ回 路87の出力信号とに応答して活性化され、リフレッシ ュアドレスQADD<0:m>を反転するトライステー トインバータバッファ回路88と、トライステートイン バータバッファ回路88の出力信号を反転して内部ロウ アドレスビットRA1<0:m>を生成するインバータ 20 回路89と、インバータ回路89の出力信号を反転して インバータ回路89の入力部へ伝達するインバータ回路 90を含む。このトライステートインバータバッファ回 路88は、アドレスラッチ指示信号ZQAL1がLレベ ルのときに活性化され、インバータ回路として動作し、 アドレスラッチ指示信号 Z Q A L 1 が H レベルのとき非 活性化されて出力ハイインピーダンス状態となる。イン バータ回路85および86が、ラッチ回路を構成し、ま たインバータ回路89および90が、ラッチ回路を構成 する。次に、図10に示すロウアドレス発生回路28 a および28bの動作を図11に示す信号波形図を参照し て説明する。

【0101】カウントアップ指示信号 Z C N T U P が活性化されると、図1に示す内部アドレスカウンタ36のカウント値が更新され、新たなリフレッシュアドレス A D O が指定される。カウントアップ指示信号 Z C N T U P が活性化されたときには、バンク B O に対するリフレッシュが行なわれ、アドレスラッチ指示信号 Z Q A L O が L レベルの活性状態となる。応じて、トライステートインバータバッファ回路 8 4 が活性化され、このリフレ 40ッシュアドレスビット Q A D D < 0:m>を取込みラッチし、内部ロウアドレス R A O < 0:m>として、この内部リフレッシュアドレスビット Q A D D < 0:m>が指定するアドレス A D O を指定する。

【0102】ついで、バンクB1に対するリフレッシュが行なわれるとき、バンクB1に対するバンク活性化信号の活性化に応答して、アドレスラッチ指示信号 ZQA L1がLレベルの活性状態となり、トライステートインバータバッファ回路88が内部アドレスカウンタ36からのリフレッシュアドレスビットQADD<0:m>を50

取込みラッチし、リフレッシュアドレス A D 0 を指定する状態に内部ロウアドレスビット R A 1 < 0 : m>が設定される。

【0103】以降、カウントアップ指示信号 Z C N T U Pが活性化されるごとに、リフレッシュアドレスが更新され、ロウアドレス発生回路 28 a および 28 b が応じて与えられたリフレッシュアドレスを取込みラッチする。カウントアップ指示信号 Z C N T U P が活性化されない場合には、リフレッシュアドレス Q A D D < 0:m >の値が変化しない。カウントアップ指示信号 Z C N T U P が活性化されるのは、すべてのバンクのリフレッシュが完了した状態において次に新たにリフレッシュを行なうリフレッシュ指示(オートリフレッシュ指示を含む)が与えられたときである。したがって、バンク B 1 のリフレッシュ前に、セルフリフレッシュイグジットスは変更されず、中断されたリフレッシュアドレスに従って再びリフレッシュがバンク B 0 から実行される。

【0104】次に、この発明の実施の形態1に従う半導 体記憶装置のセルフリフレッシュモード時の動作につい て図12および図13を参照して説明する。図12にお いて、時刻 t dにおいてセルフリフレッシュエントリコ マンドが与えられると、外部クロック信号extCLK の立上がりに同期して、セルフリフレッシュ活性化指示 信号ZSELFがLレベルの活性状態へ所定期間駆動さ れる(図2参照)。このセルフリフレッシュ指示信号2 SELFの活性化に応答して、図4に示すように、RF S信号発生回路3からのリフレッシュ状態指示信号RF S0およびRFS1がともに活性状態へ駆動される。リ フレッシュ状態指示信号RFSOがHレベルへ駆動され ると、コマンドデコーダ回路6においては、図2に示す ように、クロックイネーブル信号 Z C K E がH レベルと なって所定時間経過後、リフレッシュ完了指示信号EX ITがLレベルに立下がる。

【0106】また、このバンク活性化信号ZRASROの活性化に応答して、ロウアドレスラッチ指示信号ZO

ALOが活性化され、リフレッシュアドレスQADD < 0:m>がロウアドレス発生回路28aにより取込まれ(図10参照)、バンクBOに対する内部ロウアドレスビットRAO < 0:m>が、リフレッシュアドレス#000を指定する状態に設定される。また、このバンク活性化信号RASROの活性化に応答して、ロウ系制御信号発生回路26aが、図8(A)に示すようにワード線活性化信号RXTOを活性状態へ駆動する。このワード線活性化信号RXTOの活性化に応答して、WL活性化回路29aが、アドレス指定されたワード線WLO < 10>を選択状態へ駆動する。

【0107】このバンクBOに対するリフレッシュ動作 が完了すると、カウントアップ信号発生回路35におい ては、その内部ノードNDが図9(A)に示すように、 Hレベルに設定される。次いで、RASR遅延回路34 からのバンク活性化信号 ZRASR1が、図7(A)に 示すように活性状態へ駆動されて、バンクB0に対する アドレスラッチ信号2QAL1が活性化され、内部アド レスカウンタ36からのリフレッシュアドレスビット〇 ADD<0:m>を取込み、ロウアドレス発生回路28 bからの内部ロウアドレスビットRA1<0:m>がア ドレス#0000を指定する状態となる。このバンク活 性化信号ZRASR1の活性化に応答して、ロウ系制御 信号発生回路26Bは、またワード線活性化信号RXT 1 を活性状態へ駆動する(図8(B)参照)。 したがっ て、このバンクB1において、アドレス指定されたワー ド線WL1<0>が選択され、対応のセンスアンプ回路 が活性化されて、このワード線WL1<0>に接続され るメモリセルのデータのリフレッシュが実行される。

【0108】バンクB1に対するリフレッシュ動作が完 30 了し、バンク活性化信号ZRASR1が非活性状態とな ると、カウントアップ信号発生回路35においては、図 9(A)に示すように、ノードNDがLレベルにリセッ トされる。所定期間が経過すると、リフレッシュ周期制 御回路32からのリフレッシュ周期øregが活性化さ れ、RASR信号発生回路33が、図6(A)に示すよ うに、メインバンク活性化信号ZRASRMを活性化す る。メインバンク活性化信号ZRASRMの活性化に応 答してバンク活性化信号ZRASROが活性化され、応 じて図9(A)に示すように、カウントアップ指示信号 40 ZCNTUPがLレベルの活性状態へ駆動され(ノード NDはLレベル)、内部アドレスカウンタ36からのリ フレッシュアドレスビットOADD<0:m>の値が増 分され、次のアドレス#0001を指定する状態に設定 される。以後、先のリフレッシュ動作と同様にして、バ ンクB.OおよびB1に対するリフレッシュが、リフレッ シュアドレス#0001に対して実行される。

【0109】このバンクB0およびB1に対するリフレッシュ動作が完了した後、時刻teにおいてセルフリフレッシュイグジットコマンドが印加される。このセルフ 50

リフレッシュイグジットコマンドが印加されると、図2 に示すように、クロックイネーブル信号ZCKEの活性 化に応答して、セルフリフレッシュ完了指示信号 E F I TがHレベルに立上がる。応じて、RFS信号発生回路 31において、このセルフリフレッシュ完了指示信号 E XITの活性化に応答して、図4に示すように、リフレ ッシュ状態指示信号RFSOおよびRFS1がLレベル の非活性状態となり、またRFS信号発生回路31から の全バンクリフレッシュ状態指示信号RFSORが非活 性状態のLレベルに駆動される。カウントアップ信号発 生回路35においては、バンクB1に対するバンク活性 化信号 ZRASR1の非活性化時、内部のフリップフロ ップ(図9(A)に示すNAND回路79,80)がリ セット状態に設定されている。内部アドレスカウンタ3 6からのリフレッシュアドレスビットQADD<0:m >は、アドレス#00001を指定する状態に維持され

【0110】時刻 t fにおいて、再びセルフリフレッシュ活性 化指示信号 Z S E L F が活性化され、再び、リフレッシュ活性 化指示信号 Z S E L F が活性化され、再び、リフレッシュ状態指示信号 R F S O および R F S I が H V でルの活性状態へ駆動され、応じて、セルフリフレッシュ完了指示信号 E X I T が L V でルに駆動される。以降、再び、先の時刻 t dにおけるセルフリフレッシュエントリコマンド印加時と同様の動作が実行される。このとき、バンク活性化信号 Z R A S R O の活性化に応答して、カウンク活性化信号 Z R A S R O の活性化に応答して、カウントアップ指示信号 Z C N T U P が活性化され、内部アドレスカウンタ X 6 のカウント値が増分され、リフレッシュアドレスビット X A D D X 0 X 0 X 2 を指定する状態に設定され、以降、このアドレス X 0 X 0 X 2 を指定する状態に設定され、以降、このアドレス X 0 X 0 X 2 を指定するりフレッシュ動作がバンク X 0 X 3 X 3 X 4 X 5 X 6 X 5 X 6 X 7 X 7 X 9 X

【0111】次に、バンクB0およびB1に対して、リフレッシュアドレスが指定する行に対応するワード線WL0 < 2 >およびWL1 < 2 >が選択状態へ駆動され、これらの選択ワード線に接続されるメモリセルのデータのリフレッシュが実行される。

【0112】次に、図14および図15を参照して、リフレッシュ動作時にセルフリフレッシュイグジットコマンドが印加された場合の動作について説明する。図14において、時刻tgにおいてセルフリフレッシュエントリコマンドが印加されると、先の図12に示す動作と同様、バンク活性化信号ZRASROおよびZRASR1が活性化され、リフレッシュアドレス#0000に従ってバンクB0およびB1においてワード線が選択されてリフレッシュが実行される。

【0113】時刻 t h において、バンクB 0 に対するリフレッシュ動作期間中にセルフリフレッシュイグジットコマンドが印加された場合、リフレッシュ状態指示信号RFS 0 が H レベルの活性状態であり、セルフリフレッ

シュイグジットコマンドに従って、図2に示すように、 セルフリフレッシュ完了指示信号EFITがHレベルに 立上がり、応じて、図4に示すように、RFS信号発生 回路31において、NAND回路56の入力信号はすべ てHレベルとなり、応じてリフレッシュ状態指示信号R FS1がLレベルの非活性状態となる。バンクB0のリ フレッシュ動作が完了し、バンク活性化信号ZRASR 0が非活性状態となると、図4に示すようにRFS信号 発生回路31において、NAND回路50の入力信号は すべてHレベルとなり、応じてリフレッシュ状態指示信 10 号RFSOがLレベルに立下がり、応じて全バンクリフ レッシュ状態指示信号RFSORがLレベルに立下が る。したがってこのRFS信号発生回路31からの全バ ンクリフレッシュ状態指示信号RFSORがLレベルの 非活性状態となると、RASR遅延回路34において は、図7(A)に示すように、NAND回路66がディ スエーブル状態とされ、バンクB1に対するバンク活性 化信号ZRASR1は、Hレベルの非活性状態を維持す

【0114】一方、カウントアップ信号発生回路35に 20 おいては、図9(A)に示すように、ノードNDが、バンク活性化信号 ZRASROの非活性化に応答してセットされてHレベルになる。したがって、この場合には、バンクBOにおいてワード線WLO<1>に接続されるメモリセルのデータのリフレッシュのみが実行されている。

【0115】次に、図15に示すように、時刻tiにお いて再びセルフリフレッシュエントリコマンドが印加さ れると、セルフリフレッシュ指示信号ZSELFがLレ ベルの活性状態とされ、リフレッシュ状態指示信号RF S0およびRFS1がHレベルへ駆動され、またリフレ ッシュ完了指示信号EXITがLレベルに立下がる。こ のセルフリフレッシュ指示信号ZSELFの活性化に応 答してメインバンク活性化信号ZRASRMが活性化さ れ、応じてバンクB0に対するバンク活性化信号ZRA SROが活性化される。このとき、カウントアップ信号 発生回路35においては、図9(A)に示すノードND がHレベルにセットされており、バンク活性化信号ZR ASROがLレベルに駆動されても、NOR回路81の 出力信号は L レベルであり、カウントアップ指示信号 Z CNTUPはHレベルを維持する。したがって内部アド レスカウンタ36のカウント動作は行なわれず、リフレ ッシュアドレスは更新されない。したがって、アドレス ラッチ指示信号ZQALOがLレベルの活性状態となっ ても、ロウアドレス発生回路28aの出力するロウアド レスビットRAO<O:m>の指定するリフレッシュア ドレスは変化せず、このリフレッシュアドレス#000 1に対するリフレッシュ動作が実行される。一方、バン クB1に対するバンク活性化信号ZRASR1が活性化 されると、ロウアドレス発生回路28bは、ロウ系制御 50

信号発生回路26bからのアドレスラッチ指示信号20 AL1に応答してこの内部アドレスカウンタ36からの リフレッシュアドレスビットOADD<0:m>を取込 み、リフレッシュアドレス#0001に対するリフレッ シュを実行する。したがって、時刻 t h におけるセルフ リフレッシュイグジットコマンドの印加により、リフレ ッシュが中断されたバンクB1に対するアドレス#00 01に対するリフレッシュが実行される。このバンク活 性化信号ZRASR1が非活性化されると、図9(A) に示すようにカウントアップ信号発生回路35において 内部ノードNDがLレベルにリセットされ、次のバンク 活性化信号ZRASROの活性化に応答してカウントア ップ指示信号ZCNTUPが活性化されて内部アドレス カウンタ36のカウント値が増分され、次のリフレッシ ュアドレス#0002が指定される。以降、所定の周期 でリフレッシュ動作が実行される。

【0116】上述のように、バンクのリフレッシュタイミングを異ならせることにより、セルフリフレッシュイグジットコマンドが1つのバンクにおいてリフレッシュ動作中に印加されても、そのバンクのリフレッシュ動作完了後に半導体記憶装置の内部をプリチャージ状態に復帰させることができる。したがって、このバンク活性化信号 ZRASRMの活性化期間 tRAS経過後には、半導体記憶装置はプリチャージ状態となり、次のセルフリフレッシュエントリコマンドまたはアクティブコマンドを受付けることができる。

【0117】また、セルフリフレッシュモードにおいてリフレッシュが中断されても、リフレッシュが行なわれないバンクに対しては次のセルフリフレッシュ動作サイクル時にセルフリフレッシュが行なわれるように構成しており、仮に、通常動作モード時にオートリフレッシュが印加されても、この内部アドレスカウンタ36のカウント値が更新されないため(オートリフレッシュ指示信号ZSELFが再び活性状態となるように構成されればよい)、リフレッシュが中断されたメモリセルのリフレッシュサイクルが長くなるのを防止でき、この記憶データの消失が生じるのを防止することができる。

【0118】なお、上述の発明においては、バンクB0 およびB1のリフレッシュが実行されたとき、次に再びバンクB0に対するリフレッシュが行なわれるときに内部アドレスカウンタ36のカウント値を更新している。しかしながら、このバンクB1のリフレッシュ動作完了後に、内部アドレスカウンタ36のカウント値を更新するように構成されてもよい。すなわち、バンクB1に対するバンク活性化信号ZRASR1の立上がりに応答してカウントアップ指示信号ZCNTUPを活性状態へ駆動するように構成されてもよい。バンクB1のリフレッシュが実行されない場合、内部アドレスカウンタ36のカウント値が更新されず、次のセルフリフレッシュエン

トリコマンド印加時には、中断されたリフレッシュアド レスから再びリフレッシュを実行することができる。ま た、ロウアドレス発生回路26aおよび26bもバンク 活性化信号の非活性化時リセットされてもよい。

【0119】以上のように、この発明の実施の形態1に 従えば、2つのバンクを有する半導体記憶装置におい て、バンクのリフレッシュ期間を互いに異ならせ、かつ セルフリフレッシュイグジットコマンドによりリフレッ シュ動作が中断された場合、リフレッシュアドレスの更 新を停止させるように構成しているため、セルフリフレ 10 ッシュイグジットコマンド印加後、1つのバンクのリフ レッシュに要する時間経過後には、この半導体記憶装置 をプリチャージ状態へ移行することができ、仕様値 t R Cが長くなるのを防止することができる。また、バンク のリフレッシュタイミングを異ならせており、電流消費 を分散させることができ、内部回路を安定に動作させる ことができる。また、リフレッシュが中断された場合に は、次のリフレッシュ動作時に同じリフレッシュアドレ スからリフレッシュを行なうように構成されており、リ フレッシュが中断されてメモリセルのリフレッシュサイ クルが不必要に長くなるのを防止でき、記憶データの消 失を防止することができる。

【0120】 [実施の形態2] 図16は、この発明の実 施の形態2に従う半導体記憶装置の要部の構成を概略的 に示す図である。図16に示す半導体記憶装置において は、バンクBO-Bnが設けられる。これらのバンクB 0-Bnそれぞれのワード線WL0<0:M>-WLn < 0: M>をそれぞれ駆動するために、バンクそれぞれ に対応して設けられるWL活性化回路を含むWL活性回 路群100が設けられる。このWL活性回路群100の WL活性回路をそれぞれ駆動するために、バンクBO-Bnそれぞれに対して設けられるロウ系制御信号発生回 路を含むロウ系制御信号発生回路群96と、ロウ系制御 信号発生回路群96に含まれるロウ系制御信号発生回路 からのアドレスラッチ指示信号2QAL0-2QALn に応答して内部アドレスカウンタ36からのリフレッシ ュアドレスビットQADD<0:m>を取込み、WL活 性回路群100に含まれる対応のWL活性回路へ内部ア ドレスビットRAO<0:m>-RAn<0:m>を与 えるロウアドレス発生回路を含むロウアドレス発生回路 群99が設けられる。

【0121】ロウ系制御信号発生回路群96に含まれる ロウ系制御信号発生回路(バンク制御回路)は、それぞ れ、RASR遅延回路95からのバンク活性化信号ZR ASRO-ZRASRnの活性化に応答して、ワード線 活性化信号RXTO-RXTnおよびアドレスラッチ指 示信号ZQALO-ZQALnを活性化する。

【0122】リフレッシュ制御回路は、コマンドデコー ダ回路30からのセルフリフレッシュ指示信号28EL F とリフレッシュ完了指示信号 E X I T とバンク活性化 50

信号ZRASRO-ZRASRnを受け、バンクBOの リフレッシュ状態指示信号RFSOを生成しかつ全バン クのリフレッシュ状態を示す全バンクリフレッシュ状態 指示信号RFSORを発生するRFS信号発生回路92 と、バンクリフレッシュ状態指示信号RFSOの活性化 に応答して起動され所定の周期でリフレッシュ要求 ø r e qを発生するリフレッシュ制御回路32と、バンクリ フレッシュ状態指示信号 R F S O とリフレッシュ要求 φ reqとに従ってメインバンク活性化信号ZRASRM を生成する R A S 信号発生回路 3 3 と、バンク活性化信 号ZRASROおよびZRASRnに従ってカウントア ップ指示信号2CNTUPを発生する内部アドレスカウ ントアップ信号発生回路97と、RASR信号発生回路 33からのメインバンク活性化信号 ZRASRMとRF S信号発生回路92からの全バンクリフレッシュ状態指 示信号RFSORに従ってバンク活性化信号ZRASR 0-ZRASRnをそれぞれ互いに異なるタイミングで 活性化するRASR遅延回路95を含む。

【0123】このRASR遅延回路95は、その構成は 後に詳細に説明するが、バンク活性化信号ZRASRO から順次バンク活性化信号を活性化し、最終にバンク活 性化信号ZRASRnを活性化する。カウントアップ信 号発生回路97は、バンク活性化信号ZRASROが非 活性化されるとセットされ、かつバンク活性化信号ZR ASRnが非活性化されるとリセットされるフリップフ ロップを含み、リセット状態においてバンク活性化信号 ZRASROが活性化されるとカウントアップ指示信号 ZCNTUPを活性化する。したがって、バンクZRA SRO-ZSSRnがすべてリフレッシュされ、次に新 たにバンクBOに対するリフレッシュが行なわれるとき にカウントアップ指示信号ZCNTUPが活性化され る。このカウントアップ指示信号ZCNTUPの活性化 に応答して内部アドレスカウンタ36がそのリフレッシ ュアドレスビットOADD<0:m>の値を更新(増 分)する。

【0124】RASR遅延回路95は、全バンクリフレ ッシュ状態指示信号RFSORが非活性化されると、以 降のバンク活性化信号の活性化を禁止する。このときに は、リフレッシュ動作が、途中で中断されるため、バン ク活性化信号2RASRnが活性化されない。内部アド レスカウントアップ信号発生回路97はセット状態を維 持し、カウントアップ指示信号ZCNTUPは、新たに リフレッシュを行なうためにバンク活性化信号2RAS ROが活性化されても活性化されず、内部アドレスカウ ンタ36の出力するリフレッシュアドレスは変化しな い。したがって、この実施の形態2においても、リフレ ッシュ中断時においては、中断されたリフレッシュアド レスから再びリフレッシュが実行される。

【0125】コマンドデコーダ回路30、RASR信号 発生回路33の構成は図1において示した第1の実施の

形態におけるものと同じである。内部アドレスカウンタ3.6も、実施の形態1と同様、カウント回路で構成され、カウントアップ指示信号 Z C N T U P の活性化時そのカウント値が更新される。ロウ系制御信号発生回路群96、ロウアドレス発生回路群99およびW L 活性回路群100は、バンクB O - B n に対応してそれぞれ設けられる回路を含み、各回路の構成は実施の形態1と同様である。次に、実施の形態1と異なる部分の具体的構成について順次説明する。

【0126】 [RFS信号発生回路92の構成] 図17 は、図16に示すRFS信号発生回路92の構成を示す 図である。図17においては、リフレッシュ状態指示信 号RFSi($i=0\sim n$) に対するリフレッシュ状態指 示信号発生部の構成を代表的に示す。このリフレッシュ 状態指示信号RFSiを発生する部分は、リフレッシュ 状態指示信号RFSiを遅延する遅延回路101と、バ ンク活性化信号 Ζ R A S R i を遅延する遅延回路 1 0 2 と、セルフリフレッシュ完了指示信号EXITと遅延回 路101および102の出力信号とを受けるNAND回 路103と、セルフリフレッシュ指示信号ZSELFの 活性化に応答してセットされかつNAND回路103の 出力信号がLレベルのときにリセットされるフリップフ ロップを構成するNAND回路104および105と、 NAND回路105の出力信号を反転してリフレッシュ 状態指示信号RFSiを生成するインバータ106を含 む。NAND回路104は、セルフリフレッシュ指示信 号ZSELFとNAND回路105の出力信号とを受け る。NAND回路105は、NAND回路104の出力 信号とNAND回路103の出力信号とを受ける。

【0127】このリフレッシュ状態指示信号RFSiを 30 発生する部分の構成は、先の実施の形態1において図4を参照して説明した回路と同じ構成である。バンクそれぞれに対応して、このリフレッシュ状態指示信号RFSiは、対応のバンクBiのリフレッシュ状態指示信号RFSiは、対応のバンクBiのリフレッシュ状態が解除されると、すなわちバンク活性化信号ZRASRiおよびセルフリフレッシュ完了指示信号EXITがともにHレベルとなると、Hレベルの活性状態からLレベルの非活性状態へ駆動され、対応のバンクのリフレッシュ状 40 態指示信号RFSiは、セルフリフレッシュ指示信号ZSELFの活性化に応答してセットされてHレベルに駆動される。

【0128】RFS信号発生回路92は、さらに、バンクB0-Bnに対応するリフレッシュ状態指示信号RFS0-RFSnを受けるNOR回路115と、NOR回路115の出力信号を反転して全バンクリフレッシュ状態指示信号RFSORを生成するインバータ116を含む。この全バンクリフレッシュ状態指示信号RFSORは、リフレッシュ状態指示信号RFSO-RFSnがす 50

べてしレベルの非活性状態のときしレベルへ駆動される。すなわち、この全バンクリフレッシュ状態指示信号RFSORは、全バンクがリフレッシュモードから解除されて半導体記憶装置の内部がプリチャージ状態になったときにしレベルの活性状態とされ、少なくとも1つのバンクにおいてリフレッシュ動作が行なわれている場合には、Hレベルの活性状態を維持する。この全バンクリフレッシュ状態指示信号RFSORを利用して、リフレッシュ中断時において、活性状態のバンク活性化信号以降の活性化を禁止する。

【0129】なお、遅延回路101および102の遅延時間は2-3ns程度であり、信号のレーシングが生じるのを防止する。

【0130】 [RASR遅延回路95の構成] 図18 は、図16に示すRASR遅延回路95の構成を示す図 である。図18において、このRASR遅延回路95 は、バンク活性化信号ZRASRO-ZRASRnそれ ぞれに対応して並列に設けられる回路部分を含む。バン ク活性化信号 ZRASROを発生する回路部分は、RA SR信号発生回路33からのメインバンク活性化信号Ζ RASRMを受けるインバータ127と、インバータ1 27の出力信号を反転してバンク活性化信号 ZRASR 0を生成するインバータ128を含む。バンク活性化信 号ZRASR1を発生する回路部分は、メインバンク活 性化信号ZRASRMを所定時間遅延する遅延回路12 9と、遅延回路129の出力信号を反転するインバータ 130と、インバータ130の出力信号と全バンクリフ レッシュ状態指示信号RFSORとを受けてバンク活性 化信号ZRASR1を生成するNAND回路131を含

【0131】以降、バンク活性化信号の番号が1つ増分されるごとに遅延回路が1段増分される。この遅延回路は、メインバンク活性化信号ZRASRMの活性化期間以上の遅延時間を有する。

【0132】バンク活性化信号 ZRASRn-1を発生する回路部分は、メインバンク活性化信号 ZRASRMを受ける (n-1) 段の縦続接続される遅延回路 132… 133 と、遅延回路 133 の出力信号を反転するインバータ 134 と、インバータ 134 の出力信号と全バンクリフレッシュ状態指示信号 RFSOR を受けてバンク活性化信号 ZRASRn-1 を発生する NAND 回路 135 を含む。

【0133】バンク活性化信号 ZRASRnを発生する回路部分は、n段の縦続接続される遅延回路136…137および138と、遅延回路138の出力信号を反転するインバータ139と、インバータ139の出力信号と全バンクリフレッシュ状態指示信号 RFSORを受けてバンク活性化信号 ZRASRnを生成するNAND回路140を含む。全バンクリフレッシュ状態指示信号 RFSORが Lレベルのときには、バンク活性化信号 ZR

40

ASR1-ZRASRnはすべてHレベルの非活性状態に固定される。

37

【0134】すなわち、図19に示すように、バンク活 性化信号ZRASRO-ZRASRjは、この順に活性 化され、バンク活性化信号ZRASRkの活性化期間中 に、セルフリフレッシュイグジットコマンドが与えられ た場合を考える。バンク活性化信号ZRASROがHレ ベルであり、このセルフリフレッシュイグジットコマン ドの印加により、セルフリフレッシュ完了指示信号EX ITがHレベルに立上がる(図2参照)。セルフリフレ 10 ッシュ完了指示信号EXITの立上がりに応答して、リ フレッシュ状態指示信号RFSO-RFSnがすべてL レベルに立下がる(図17参照)。バンク活性化信号2 RASRkが非活性状態となると、バンクBkに対する リフレッシュ動作が完了し、バンクBkのリフレッシュ 状態指示信号RFSkがLレベルに立下がる(図17参 照)。応じて、全バンクリフレッシュ状態指示信号RF SORがLレベルとなる。

【0135】この全バンクリフレッシュ状態指示信号 R F S O R が L レベルとなると、図18に示すように、N A N D 回路 131、135 および140がディスエーブル状態とされ、バンク活性化信号 Z R A S R 1 - Z R A S R n がすべて H レベルに固定される。これにより、バンクのリフレッシュ動作を中断させることができる。セルフリフレッシュイグジットコマンド印加時、全バンクのリフレッシュが完了するまで待ち合わせる必要がなく、バンク数が増大しても、仕様値tRCが増大するのを防止することができる(1つのバンクのリフレッシュ動作完了まで待ち合わせればよいだけであるため)。

【0136】 [カウントアップ信号発生回路97の構 成] 図20は、図16に示す内部アドレスカウントアッ プ信号発生回路97の構成を示す図である。図20にお いて、カウントアップ信号発生回路97は、バンク活性 化信号 ZRASROを遅延する遅延回路 153と、遅延 回路153の出力信号を反転するインバータ154と、 インバータ154の出力信号とバンク活性化信号 ZRA SR0を受けるNAND回路155と、バンク活性化信 号 Z R A S R n を遅延する遅延回路 1 5 6 と、遅延回路 156の出力信号を反転するインバータ157と、イン バータ157の出力信号とバンク活性化信号2RASR nとを受けるNAND回路158と、フリップフロップ を構成するNAND回路159および160を含む。N AND回路159は、NAND回路155の出力信号と NAND回路160の出力信号とを受ける。NAND回 路160は、NAND回路158の出力信号とNAND 回路159の出力信号と電源投入検出信号ZPORとを 受ける。

【0137】カウントアップ信号発生回路9.7は、さらに、NAND回路159の出力信号とバンク活性化信号 ZRASROを受けるNOR回路161と、NOR回路 50 161の出力信号を反転してカウントアップ指示信号 Z C N T U P を生成するインバータ 162を含む。

【0139】したがって、次のセルフリフレッシュエントリコマンドにより、バンク活性化信号 ZRASROが活性化されても、ノードNDはHレベルを維持し、応じてカウントアップ指示信号 ZCNTUPはHレベルを維持し、内部アドレスカウンタ36はカウント動作を行なわず、リフレッシュアドレスは更新されない。したがって、中断されたリフレッシュアドレスから再び、リフレッシュが所定のシーケンスですなわちバンクBのからバンクBnに向って順次行なわれる。したがって、リフレッシュ中断時においても、中断されたリフレッシュアドレスからリフレッシュが実行されるため、リフレッシュが中断されたバンクのリフレッシュサイクルが長くなるのを防止でき、安定に記憶データを保持することができる

【0140】 [ロウ系制御信号発生回路群96の構成] 図21は、図16に示すロウ系制御信号発生回路群96 に含まれる1つのバンクに対するロウ系制御信号発生回 路の構成を示す図である。図21においては、バンクB iに対して設けられるロウ系制御信号発生回路の構成を 代表的に示す。このロウ系制御信号発生回路は、バンク 活性化信号 ZRASRiを受けるインバータ141と、 インバータ141の出力信号を反転してアドレスラッチ 指示信号 ZQALiを生成するインバータ142と、イ ンバータ142の出力信号を反転してワード線活性化信 号RXTiを生成するインバータ143を含む。この図 21に示すロウ系制御信号発生回路がバンクB0-Bn にそれぞれ対応して配置される。この図21に示すロウ 系制御信号発生回路の構成は、先の実施の形態1におい て図8(A)および(B)において示した回路と同じで ある。このロウ系制御信号発生回路は、またセンスアン プを活性化するためのセンスアンプ活性化信号を、バン ク活性化信号 ZRASRiの活性化に応答して発生す る。したがって、このバンク活性化信号ZRASRi は、バンクB0-Bnそれぞれに対して、活性化タイミ ングが異ならされており、各バンク単位で、ワード線選

択タイミングをバンク数が増大しても互いに異ならせる ことができる。

【0141】[ロウアドレス発生回路群99の構成]図 22は、図16に示すロウアドレス発生回路群99に含 まれる1つのバンクBiに対するロウアドレス発生回路 の構成を示す図である。図22において、バンクBi (i = 0 - n) に対するロウアドレス発生回路は、対応 のロウ系制御信号発生回路から与えられるバンクアドレ スラッチ指示信号20ALiを受けるインバータ163 と、インバータ163の出力信号とアドレスラッチ指示 10 信号ZOALiとに従がって選択的に活性化され、内部 アドレスカウンタ36からのリフレッシュアドレスビッ ト〇ADD<0:m>を反転するトライステートインバ ータバッファ回路164と、このトライステートインバ ータバッファ回路 1 6 4 の出力信号を反転してバンク B iに対するロウアドレスビットRAi<0:m>を生成 するインバータ回路165と、インバータ回路165の 出力信号を反転してインバータ回路 165の入力部へ伝 達するインバータ回路166を含む。

【0142】この図22に示すロウアドレス発生回路の20 構成も、先の実施の形態1において図10を参照して説 明したロウアドレス発生回路の構成と同じである。ラッ **チ指示信号 Z Q A L i が L レベルの活性状態となると、** トライステートインバータバッファ回路164が動作 し、リフレッシュアドレスビットOADD<0:m>を 反転し、インバータ回路165および166がこのトラ イステートインバータバッファ回路164の出力信号を ラッチする。

【0143】バンクB0-Bnそれぞれに対応してロウ アドレス発生回路を設け、これらのロウアドレス発生回 路に対応のロウ系制御信号発生回路からのラッチ指示信 号ZQALiに従って選択的にラッチ動作をさせること により、各バンク単位で互いに独立にロウ選択動作を行 なわせることができ、応じてリフレッシュタイミングを 異ならせてリフレッシュを行なわせることができる。

【0144】この実施の形態2における半導体記憶装置 のリフレッシュ動作は、実施の形態1のバンク数2を、 バンク数 (n+1) に拡張した場合の動作と同じであ る。リフレッシュ中断時においては、リフレッシュシー ケンスにおける以降のバンク活性化信号が非活性化さ れ、活性状態のバンク活性化信号の非活性化に応答し て、この半導体記憶装置の内部がプリチャージ状態に復 帰する。このときには、図20に示すカウントアップ信 号発生回路97はノードNDがセット状態にあり、次に セルフリフレッシュエントリコマンドが印加されても、 内部アドレスカウンタがカウント動作を行なわず、中断 されたリフレッシュアドレスからのリフレッシュが実行 される。

【0145】なお、この実施の形態2においても、所定 のシーケンスで活性化されるバンク活性化信号 ZRAS 50

RO-ZRASRnのうち、この所定のシーケンスの最 後に活性化されるバンク活性化信号ZRASRnが活性 化された後に非活性化されるとワンショットのパルス信 号を発生して内部アドレスカウンタにカウント動作を行 なわせるように構成してもよい。1つのリフレッシュシ ーケンス完了時にリフレッシュアドレスの更新が行なわ れ、次のリフレッシュシーケンスの開始を待つ。この場 合においても、同様の効果を得ることができる。

【0146】以上のように、この発明の実施の形態2に 従えば、バンク数が多い場合においても、各バンクごと にリフレッシュタイミング(期間)を異ならせ、リフレ ッシュ中断時においては1つのバンクのリフレッシュ完 了後(セルフリフレッシュイクジットコマンド印加時リ フレッシュ動作を行なっている場合)、リフレッシュシ ーケンスにおける以降のバンクの活性化を停止させてお り、セルフリフレッシュイクジットコマンド印加後、速 いタイミングで、半導体記憶装置内部をプリチャージ状 態に復帰させることができ、仕様値 t R C が増大するの を抑制することができる。

【0147】また、バンクごとにリフレッシュタイミン グを異ならせており、ワード線選択およびセンスアンプ 活性化タイミングも応じて異なっており、電流消費が分 散され、ピーク電流電源ノイズが生じ、回路が誤動作す るのを防止することができる。

【0148】 [実施の形態3] 図23は、この発明の実 施の形態3に従う半導体記憶装置の要部の構成を概略的 に示す図である。この実施の形態3においては、メモリ アレイは、バンクB0-B2n+1に分割される。これ SO(1) SO2、…B2nと奇数バンクB1、B3、…B2n+1に 分割される。偶数バンクおよび奇数バンク単位でリフレ ッシュタイミング(期間)を異ならせる。

【0149】バンクB0-B2n+1は、ワード線群W L0<0:M>-WL2n+1<0:M>をそれぞれ含 む。ここで、Mは2^{™1} −1である。

【0150】WL活性回路群188は、バンクB0-B 2n+1それぞれに対応して設けられるWL活性回路を 含み、ロウアドレス発生回路群187から与えられるロ ウアドレスRAO<0:m>-RA2n+1<0:m> 40 をそれぞれ受け、ロウ系制御信号発生回路群184から 与えられるワード線活性化信号RXT EVENおよび RXT__ODDに従ってアドレス指定された行に対応す るワード線を選択状態へ駆動する。リフレッシュ制御回 路は、外部からの制御CS、CKE、RAS、CASお よびWEの内部クロック信号CLKの立上がりエッジに おける論理レベルに従ってセルフリフレッシュ指示信号 ZSELFを活性状態へ駆動し、かつ偶数バンクリフレ ッシュ状態指示信号 RFS EVENとセルフリフレッ シュイクジットコマンドとに従ってセルフリフレッシュ 完了指示信号 EXITを生成するコマンドデコーダ回路

41

179と、このコマンドデコーダ回路179からのセル フリフレッシュ指示信号 ZSELFとセルフリフレッシ ュ完了指示信号 EXITと偶数バンク活性化信号 ZRA SR_EVENと奇数バンク活性化信号 ZRASR_O DDとに従って偶数バンクリフレッシュ状態指示信号 R FS_EVENおよび全バンクリフレッシュ状態指示信 号RFSORを生成するRFS信号発生回路180と、 RFS信号発生回路180からの偶数バンクリフレッシ ュ状態指示信号RFS_EVENの活性化に応答して起 動され所定の周期でセルフリフレッシュ要求を発生する 10 リフレッシュ周期制御回路182と、偶数バンクリフレ ッシュ状態指示信号RFS EVENとリフレッシュ周 期制御回路182からのリフレッシュ要求とに従ってメ インバンク活性化信号ZRASRMを生成するRASR 信号発生回路181と、RASR信号発生回路181か . らのメインバンク活性化信号 Z R A S R Mに応答してそ れぞれ活性化期間の異なる偶数バンク活性化信号ZRA SR_EVENと奇数バンク活性化信号ZRASR O DDを生成するRASR遅延回路183と、偶数バンク 活性化信号ZRASR_EVENと奇数バンク活性化信 号 Z R A S R _ O D D とに応答してカウントアップ指示 信号ZCNTUPを生成するカウントアップ信号発生回 路185と、このカウントアップ指示信号ZCNTUP に応答してカウント動作を行なってリフレッシュアドレ スを生成する内部アドレスカウンタ36を含む。

【0151】リフレッシュモード時においてリフレッシ ュ要求が与えられた場合にはまず偶数バンクが活性化さ れてリフレッシュが行なわれ、次いで奇数バンクが活性 化されてリフレッシュが行なわれる。このため、コマン ドデコーダ回路179およびリフレッシュ周期制御回路 182へは、偶数バンクリフレッシュ状態指示信号RF S_EVENが与えられる。カウントアップ信号発生回 路185は、偶数バンク活性化信号ZRASR EVE Nおよび奇数バンク活性化信号 ZRASR ODDがと もに活性化されたとき、次に偶数バンク活性化信号ZR ASR_EVENが活性化されるとカウントアップ指示 信号ZCNTUPを活性化する。

【0152】RASR遅延回路183は、全バンクリフ ・レッシュ状態指示信号RFSORが活性化状態のとき、 所定のシーケンスで偶数バンク活性化信号 Z R A S R __ E V E Nおよび奇数バンク活性化信号 Z R A S R _ O D Dを活性化し、全バンクリフレッシュ状態指示信号RF SORが非活性状態のときには、奇数バンク活性化信号 ZRASR_ODDを非活性状態に維持する。

【0153】ロウ系回路は、RASR遅延回路183か らの偶数バンク活性化信号 ZRASR EVENおよび 奇数バンク活性化信号 ZRASR_ODDに応答して、 偶数バンクアドレスラッチ指示信号 ZQAL_EVEN および奇数バンクアドレスラッチ指示信号20AL_O

VENおよび奇数バンクワード線活性化信号RXT__〇 DDを生成するロウ系制御信号発生回路群184と、偶 数バンクアドレスラッチ指示信号ZOAL EVENの 活性化時内部アドレスカウンタ36からのリフレッシュ アドレスビットQADD<0:m>を取込み偶数バンク に対するロウアドレスビットRAO<0:m>、RA2 < 0:m>…を生成しかつ奇数バンクアドレスラッチ指 示信号 Z Q A L _ O D D の活性化時内部アドレスカウン タ36からのリフレッシュアドレスビットQADD< 0:m>を取込み奇数バンクに対するロウアドレスビッ トRA1<0:m>、RA3<0:m>…を生成するロ ウアドレス発生回路群187を含む。

【0154】ロウ系制御信号発生回路群184は、偶数 バンクに対して設けられるロウ系制御信号発生回路と奇 数バンクに対して設けられるロウ系制御信号発生回路と を含む。ロウアドレス発生回路群187は、バンクB0 -B2n+1それぞれに対応して設けられるロウアドレ ス発生回路を含み、偶数バンクアドレスラッチ指示信号 ZQAL_EVENおよび奇数バンクアドレスラッチ指 示信号 Z Q A L _ O D D に応答して、偶数バンクのロウ アドレス発生回路および奇数バンクのロウアドレス発生 回路がそれぞれ動作する。

【0155】ロウ系制御信号発生回路群184において も、バンクB0-B2n+1それぞれに対応して設けら れるロウ系制御信号発生回路が設けられており、RAS R遅延回路183からの偶数バンク活性化信号ZRAS R__EVENおよび奇数バンク活性化信号ZRASR ODDに応答して、偶数バンクに対して設けられるロウ 系制御信号発生回路および奇数バンクに対して設けられ るロウ系制御信号発生回路がそれぞれ活性化されて、対 応のロウアドレス発生回路およびWL活性回路を活性化 するように構成されてもよい。

【0156】この実施の形態3においては、偶数バンク および奇数バンクが活性化タイミング(期間)を異なら せて活性化されてリフレッシュが行なわれている。すべ てのバンクを同時に動作させる場合に比べて電力消費を 分散させることができ、電源ノイズの発生を抑制でき、 またピーク電流を低減することができる。

【0157】偶数バンクおよび奇数バンクに分割する際 の各制御回路の動作は、先の実施の形態1におけるバン クBOおよびB1に対する制御信号を、それぞれ偶数バ ンクに対する制御信号および奇数バンクに対する制御信 号に置換えることにより得られる。したがって、セルフ リフレッシュエントリコマンドが与えられた後、偶数バ ンクおよび奇数バンクの順序で順次活性化されてリフレ ッシュが行なわれる。奇数バンクのリフレッシュ前にセ ルフリフレッシュイクジットコマンドが与えられたとき には、カウントアップ信号発生回路185はセット状態 となり、次にセルフリフレッシュエントリコマンドまた D Dならびに偶数バンクワード線活性化信号 R X T _ E 50 オートリフレッシュコマンドが与えられても、カウント

アップ指示信号 Z C N T U P は活性化されず、内部アドレスカウンタ 3 6 は、セルフリフレッシュイクジットコマンドが与えられたときのカウント値を維持する。したがって、リフレッシュが中断された場合においても、リフレッシュが中断された偶数バンクのリフレッシュアドレスで次のリフレッシュ時にリフレッシュ動作が行なわれる。リフレッシュ動作がスキップされたリフレッシュアドレスに対するリフレッシュサイクルが長くなるのを防止することができ、この記憶データが消失するのを防止することができる。次に、各部の構成について説明す 10 る。

【0158】 [RFS信号発生回路180の構成] 図2 4は、図23に示すRFS信号発生回路180の構成を 示す図である。図24において、RFS信号発生回路1 80は、偶数バンクリフレッシュ状態指示信号RFS_ EVENを所定時間(2-3 n s 程度)遅延する遅延回 路189と、偶数バンク活性化信号 ZRASR_EVE Nを所定時間(2-3 n s 程度)遅延する遅延回路19 0と、リフレッシュ完了指示信号 EXITと遅延回路 1 8 9 および 1 9 0 の出力信号を受ける N A N D 回路 1 9 1と、セルフリフレッシュ指示信号 2 S E L F の活性化 時セットされかつNAND回路191の出力信号がLレ ベルのときにリセットされるフリップフロップを構成す るNAND回路192および193と、NAND回路1 93の出力信号を反転して偶数バンクリフレッシュ状態 指示信号 R F S _ E V E Nを生成するインバータ 1 9 4 を含む。NAND回路192は、セルフリフレッシュ指 示信号 ZSELFとNAND回路193の出力信号とを 受ける。NAND回路193は、NAND回路192の 出力信号とNAND回路191の出力信号とを受ける。 【0159】RFS信号発生回路180は、さらに、奇 数バンクリフレッシュ状態指示信号 R F S ODDを所 定時間(2-3 n s 程度)遅延する遅延回路195と、 奇数バンク性化信号 ZRASR ODDを所定時間(2 3 n s 程度) 遅延する遅延回路196と、セルフリフ レッシュ完了指示信号 EXITと遅延回路 195 および 196の出力信号とを受けるNAND回路197と、セ ルフリフレッシュ指示信号ZSELFの活性化時セット されかつNAND回路197の出力信号がLレベルのと きにリセットされるフリップフロップを構成するNAN D回路198および199と、NAND回路199の出 力信号を反転して奇数バンクリフレッシュ状態指示信号 RFS_ODDを生成するインバータ200を含む。N AND回路198はセルフリフレッシュ指示信号ZSE LFとNAND回路199の出力信号を受ける。NAN D回路199は、NAND回路197および198の出 力信号を受ける。

【 0 1 6 0 】 R F S 信号発生回路 1 8 0 は、さらに、イ が行なわれる前に全バンクリフレッシュ状態指示信号 R ンバータ 1 9 4 および 2 0 0 の出力信号を受ける N O R A S O R が非活性状態の L レベルとなると、奇数バンク 回路 2 0 1 と、N O R 回路 2 0 1 の出力信号を反転して 50 活性化信号 Z R A S R __O D D は H レベルの非活性状態

全バンクリフレッシュ状態指示信号RFSORを生成するインバータ202を含む。

【0161】この図24に示すRFS信号発生回路18 0は、実施の形態1において図4を参照して説明したR FS信号発生回路と同様の構成である。すなわち、図4 の構成において、バンクBOおよびB1に対する信号 を、偶数バンクおよび奇数バンクに対する信号に置換え た構成と等価である。したがって、偶数バンクおよび奇 数バンクはともに非活性状態(プリチャージ状態)のと きに、全バンクリフレッシュ状態指示信号RFSORが 非活性状態のLレベルとなる。セルフリフレッシュ指示 信号ZSELFが活性化されると、フリップフロップが セットされ、偶数バンクリフレッシュ状態指示信号RF SEVENおよび奇数バンクリフレッシュ状態指示信 号RFS_ODDが活性状態のLレベルにセットされ る。これらの偶数バンクリフレッシュ状態指示信号RF S_EVENおよび奇数バンクリフレッシュ状態指示信 号RFS_ODDは、それぞれ対応のバンク活性化信号 (ZRASR EVEN SECTION ODD) O 非活性化とセルフリフレッシュ完了指示信号EXITの 活性状態(Hレベル)を条件としてLレベルにリセット される。

【0162】なお、セルフリフレッシュ完了指示信号 E X I T は、図 2 に詳細構成を示す実施の形態 1 におけるコマンドデコーダ回路の構成において、リフレッシュ状態指示信号 R F S _ E V E Nを与えることにより生成される

【0163】 [RASR遅延回路183の構成] 図25 は、図23に示すRASR遅延回路183の構成を示す 図である。図25において、RASR遅延回路183 は、図23に示すRASR信号発生回路181からのメ インバンク活性化信号ZRASRMを受けるインバータ 203と、インバータ203の出力信号を反転して偶数 バンク活性化信号 ZRASR_EVENを生成するイン バータと、メインバンク活性化信号ZRASRMを遅延 する遅延回路205と、遅延回路205の出力信号を反 転するインバータ206と、インバータ206の出力信 号と全バンクリフレッシュ状態指示信号RFSORとを 受けて奇数バンク活性化信号 ZRASR_ODDを生成 するNAND回路207を含む。この図25に示すRA SR遅延回路183の構成は、実施の形態1における図 7 (A) に示すRASR遅延回路183の構成と等価で あり、バンク活性化信号ZRASROおよびZRASR 1がそれぞれ、偶数バンク活性化信号 ZRASR_EV ENおよび奇数バンク活性化信号ZRASR_ODDに 置換えられる。したがって、偶数バンクのリフレッシュ が行なわれる前に全バンクリフレッシュ状態指示信号R ASORが非活性状態のLレベルとなると、奇数バンク

に固定され、奇数バンクに対するリフレッシュ動作は禁止される。

【0164】このように、偶数バンクおよび奇数バンクで互いにタイミングを異ならせてリフレッシュを行なう場合、セルフリフレッシュイグジットコマンドが与えられてリフレッシュが中断される場合においても、最大、偶数バンクに対するリフレッシュに要する時間経過後には、この半導体記憶装置はプリチャージ状態に復帰でき、仕様値 t R Cを短くすることができる。

【0165】なお、RASR信号発生回路181は、先 10の実施の形態1において図6(A)に示すように、リフレッシュ要求φreqおよび偶数バンクリフレッシュ状態指示信号RFS_EVENに従ってワンショットパルスの形でメインバンク活性化信号ZRASRMを活性化する。リフレッシュ問期制御回路182は、単に偶数バンクリフレッシュ状態指示信号RFS_EVENの活性化に応答して内蔵のタイマが起動され所定の周期でリフレッシュ要求を発生する。

【0166】 [カウントアップ信号発生回路185の構 成] 図26は、図23に示すカウントアップ信号発生回 20 路185の構成を示す図である。図26において、カウ ントアップ信号発生回路185は、偶数バンク活性化信 号ZRASR_EVENを遅延する遅延回路208と、 遅延回路208の出力信号を反転するインバータ209 と、インバータ209の出力信号と偶数バンク活性化信 号ZRASR_EVENを受けるNAND回路210 と、奇数バンク活性化信号 ZRASR_ODDを遅延す る遅延回路211と、遅延回路211の出力信号を反転 するインバータ212と、インバータ212の出力信号 と奇数バンク活性化信号ZRASR_ODDを受けるN AND回路213と、NAND回路210の出力信号が LレベルのときにセットされかつNAND回路213の 出力信号がLレベルのときにリセットされるフリップフ ロップを構成するNAND回路214および215を含 む。NAND回路214は、NAND回路210の出力 信号とNAND回路215の出力信号とを受ける。NA ND回路215は、NAND回路214の出力信号とN AND回路213の出力信号と電源投入検出信号2PO Rを受ける。

【0167】カウントアップ信号発生回路185は、さらに、偶数バンク活性化信号 $ZRASR_EVENEN$ AND回路214の出力信号を受けるNOR回路216と、NOR回路216の出力信号を反転してカウントアップ指示信号ZCNTUPを発生するインバータ217を含む。

【 0 1 6 8 】 この図 2 6 に示すカウントアップ信号発生 回路 1 8 5 は、実施の形態 1 において図 9 (A) におい て示した回路と等価である。バンク活性化信号 Z R A S R 0 および Z R A S R 1 を偶数バンク活性化信号 Z R A S R S R E V E Nおよび奇数バンク活性化信号 Z R A S R 50 _ODDに置換えることにより、この図26に示すカウントアップ信号発生回路185が得られる。したがって、この図26に示すカウントアップ信号発生回路185においては、偶数バンク活性化信号ZRASR_EVENが非活性化されるとノードNDがHレベルにセットされ、かつ奇数バンク活性化信号ZRASR_ODDがHレベルに非活性化されるとノードNDがLレベルにリセットされる。このノードNDのリセット状態において偶数バンク活性化信号ZRASR_EVENが活性化されるとカウントアップ指示信号ZCNTUPが活性化されるとカウントアップ指示信号ZCNTUPが活性化される。ノードNDのセット状態において偶数バンク活性化信号ZRASR_EVENが活性化されてもカウントアップ指示信号ZCNTUPはHレベルの非活性状態を維持し、内部アドレスカウンタのリフレッシュアドレスは更新されない。

【0169】 [ロウ系制御信号発生回路群184の構成] 図27は、図23に示すロウ系制御信号発生回路区群184の構成を示す図である。図27において、ロウ系制御信号発生回路群184は、偶数バンクに対する制御信号を発生する回路部分と、奇数バンクに対する制御信号を発生する回路部分とを含む。偶数バンクに対する回路部分は、偶数バンク活性化信号ZRASR_EVENを受けて偶数バンクアドレスラッチ指示信号ZQAL_EVENを生成するバッファ回路218と、バッファ回路218の出力信号を反転して偶数バンクワード線活性化信号RXT_EVENを生成するインバータ219を含む。

【0170】奇数バンクに対する回路部分は、奇数バン ク活性化信号 ZRASR_ODDを受けて奇数バンクア ドレスラッチ指示信号 ZQAL_ODD を生成するバッ ファ回路220と、バッファ回路220の出力信号を反 転して奇数バンクワード線活性化信号 R X T ODDを 生成するインバータ221を含む。偶数バンク活性化信 号ZRASR EVENの活性化時、偶数バンクがすべ て並列に動作し、奇数バンク活性化信号 ZRASR_O DDの活性化時、奇数バンクがすべて並列に動作する。 【0171】ロウアドレスラッチ回路群187において は、後に説明するようにバンクB0-B2n+1それぞ れに対応してロウアドレス発生回路が設けられており、 またWL発生回路群188においてもバンクB0-B2 n+1それぞれに対応してWL活性回路が設けられてい る。これらのバンクそれぞれに対応して設けられる回路 へ、奇数バンク用の制御信号および偶数バンク用の制御 信号が与えられ、通常動作モード時に対応のバンク制御 回路から与えられる活性化信号と論理和をとってリフレ ッシュモード時の動作が制御される。

【0172】 [ロウ系制御信号発生回路群の変更例] 図28は、この図23に示すロウ系制御信号発生回路群184の変更例を概略的に示す図である。図28においては、偶数バンクB2iに対応して設けられるロウ系制御

【0173】すなわち、この図28に示すロウ系制御信 号発生回路群184においては、バンクB0-B2i+ 1 それぞれに対応してロウ系制御信号発生回路が設けら れる。偶数バンクに対して設けられたロウ系制御信号発 生回路222に対しては、偶数バンク活性化信号2RA S_EVENが共通に与えられ、奇数バンクに対して設 けられるロウ系制御信号発生回路223に対しては、奇 数バンク活性化信号 ZRAS_ODDが共通に与えられ る。通常動作モード時においては、図示しないバンク活 性化信号発生回路からの制御信号に従ってこのロウ系制 御信号発生回路222および223は、互いに独立に活 性化され、バンク単位での行選択動作が行なわれる。セ ルフリフレッシュモード時においては、偶数バンク活性 化信号ZRAS__EVENおよび奇数バンク活性化信号 ZRAS_ODDに従って奇数バンクおよび偶数バンク 単位でリフレッシュが実行される。

【0174】ロウ系制御信号発生回路222からのアド 20 レスラッチ指示信号2QAL2iが対応のロウアドレス 発生回路に与えられ、ワード線活性化信号RXT2iが、対応のバンクB2iに対して設けられたWL活性回路へ与えられる。ロウ系制御信号発生回路223からのアドレスラッチ指示信号2QAL2i+1は、対応のバンクB2i+1に対して設けられるロウアドレス発生回路へ与えられ、ワード線活性化信号RXT2i+1も、対応のバンクB2i+1に対して設けられたWL活性回路へ与えられる。ロウ系制御信号発生回路222および223の構成は図27に示す構成と同じである。バンク223の構成は図27に示す構成と同じである。バンク20個々に対してロウ系制御信号発生回路を設け、偶数バンクおよび奇数バンク単位で活性化することにより、通常動作モード時に使用されるロウ系制御信号発生回路をそのまま利用することができ、回路構成が簡略化される。

【0175】 [ロウアドレス発生回路群187の構成] 図29は、図23に示すロウアドレス発生回路群187 の構成を示す図である。図29において、ロウアドレス 発生回路群 187は、バンクB0-B2n+1それぞれ に対応して設けられ、それぞれ図23に示す内部アドレ スカウンタ36からのリフレッシュアドレスビットOA DD<0:m>を受けてロウアドレスビットRA0< 0:m>-RA2m+1<0:m>を生成するロウアド レス発生回路RAGO-RAG2n+1を含む。これら のロウアドレス発生回路RAGO-RAG2n+1は同 一構成を有し、図29においては、ロウアドレス発生回 路RAGOに対してのみ参照番号をその構成要素に対し て付す。ロウアドレス発生回路RAGOは、偶数バンク 活性化信号 Z Q A L _ E V E Nを受けるインバータ 2 2 4と、インバータ224の出力信号と偶数バンク活性化 信号 Z Q A L _ E V E N とに従って活性化され、活性化 50 時リフレッシュアドレスビットQADD<0:m>を反転するトライステートインバータバッファ回路225 と、トライステートインバータバッファ回路225の出力信号を反転してロウアドレスビットRAO<0:m>を生成するインバータ回路226と、インバータ回路226の出力信号を反転してインバータ226の入力へ伝達するインバータ回路227を含む。インバータ回路226および227が、ラッチ回路を構成する。

【0176】偶数バンクに対して設けられるロウアドレ ス発生回路RAGO、RAG2、…RAG2nに対し偶 数バンクアドレスラッチ指示信号ZQAL_EVENが 与えられ、奇数バンクに対して設けられるロウアドレス 発生回路RAG1、RAG3、…RAG2n+1に対し 奇数バンクアドレスラッチ指示信号 Z Q A N _ O D D が 与えられる。これらのロウアドレス発生回路RAG 0-RAG2n+1は、対応のバンクアドレスラッチ指示信 号ZQAL_EVENまたはZQAL_ODDが活性状 態となると、トライステートインバータバッファ回路2 25が動作し、リフレッシュアドレスビット〇ADD< 0:m>を取込む。対応のバンクアドレスラッチ指示信 号ZQAL_EVENまたはZQAN_ODDが非活性 状態のときには、トライステートインバータバッファ回 路225が出力ハイインピーダンス状態となり、これら のロウアドレス発生回路RAG0-RAG2n+1は、 ラッチ状態となる。これにより、偶数バンクおよび奇数 バンク単位でリフレッシュアドレスビットの取込みを行 なうことができる。

【0177】なお、このロウアドレス発生回路群187においても、ロウアドレス発生回路RAG0-RAG2n+1に対し対応のロウ系制御信号発生回路から、ラッチ指示信号ZQAL0-ZQAL2n+1が与えられてもよい。この場合には、ロウ系制御信号発生回路群184は、図28に示すように各バンクに対して設けられるロウ系制御信号発生回路を備える。

【0178】図30は、この発明の実施の形態3における半導体記憶装置のセルフリフレッシュモード時の動作を示す信号波形図である。この図30に示すように、セルフリフレッシュ指示信号ZSELFが活性状態へ駆動され、応じてリフレッシュ状態指示信号ZRFS_EVENが活性状態へ駆動され、応じて全バンクリフレッシュ状態指示信号RFSORがHレベルへ駆動され、かつ全バンクリフレッシュ状態指示信号RFSORがHレベルへ駆動され、リフレッシュ完了指示信号EXITがLレベルに立下がる。

【0179】次いで、RASR信号発生回路181からのメインバンク活性化信号 ZRASRMが活性状態へ駆動され、応じてまず偶数バンク活性化信号 ZRASR_EVENが活性化される。この偶数バンク活性化信号 ZRASR_EVENの活性化に応答してカウントアップ

指示信号ZCNTUPが活性化され、内部アドレスカウンタ36のカウント値が更新され、リフレッシュアドレスビットQADD<0:m>のアドレスが更新される。【0180】このアドレス更新と並行して、偶数バンク活性化信号ZRASR_EVENの活性化に応答して偶数バンクアドレスラッチ指示信号ZQAL_EVENが活性化され、偶数バンクに対するロウアドレスRAO<0:m>、RA2co:m>、で、ワード線活性化信号RXT_EVENが偶数バンク活性化信号ZRASR_EVENの活性化に応答して活性化され、偶数バンクにおいてリフレッシュアドレスに対応するワード線WL2i<0>が選択状態へ駆動される。次いで、センスアンプが

【0181】次いで、この偶数バンクのリフレッシュ動作完了後、奇数バンクに対するバンク活性化信号 ZRASR_ODDが活性化され、応じて奇数バンクに対するロウアドレスビットRA2i+1<0:m>が確定状態20となる。次いで、ワード線活性化信号RXT_ODDが活性化され、奇数バンクのリフレッシュアドレスにより指定されるワード線WL2i+1<0>が選択状態へ駆動され、次いでセンスアンプ回路が活性化されて奇数バンクにおけるリフレッシュが並列に実行される。

活性化され、このリフレッシュアドレスにより指定され

たメモリセルのデータの検知、増幅および再書込が行な

われ、リフレッシュが実行される。

【0182】以降、所定周期ごとに、図23に示すリフレッシュ周期制御回路182からのリフレッシュ要求に従って偶数バンクおよび奇数バンクに対しリフレッシュが実行される。

【0183】セルフリフレッシュイグジットコマンドが 30 与えられ、リフレッシュが中断された場合には、先の実施の形態1および2と同様、カウントアップ指示信号2 CNTUPは次のリフレッシュサイクル時活性化されず、次のリフレッシュサイクル時においては、中断されたリフレッシュアドレスから再びリフレッシュが実行される。

【0184】なお、この実施の形態3においても、リフレッシュアドレスの更新については、奇数バンクに対するリフレッシュ動作完了後、カウントアップ指示信号2CNTUPが活性状態へ駆動される構成が用いられてもよい。また、偶数バンクおよび奇数バンクが活性化される順序が逆であってもよい。

【0185】以上のように、この発明の実施の形態3に 従えば、偶数バンクおよび奇数バンク単位でリフレッシュタイミングを異ならされており、全バンクを同時にリフレッシュする場合に比べて、電流消費を分散させることができ、応じて電源ノイズによる誤動作を防止することができ、確実にリフレッシュを実行することができる。また分散リフレッシュにより、ピーク電流を低減することができ、また電流消費の集中を抑制することがで50 きる。

【0186】 [他の適用例] クロック同期型半導体記憶装置 (SDRAM) が示されている。クロック信号に同期して動作する多バンク構成の半導体記憶装置でありかつセルフリフレッシュ動作モードを有する半導体記憶装置であれば本発明は適用可能である。

【0187】またバンクの配置については、1つのメモリアレイが複数のバンクに分割されてもよく、またバンクごとにメモリマットが分散して配置される構成であってもよく、特にそのバンクの配置については任意であり、複数のバンクが設けられていればよい。

【0188】また、ロウアドレス発生回路は、対応のバンク活性化信号の非活性化時、初期状態にリセットされてもよい。

[0189]

【発明の効果】請求項1に係る発明に従えば、複数のバンクに対するリフレッシュ動作において、これらの複数のバンクを複数の組に分割し、少なくとも複数の組のバンクリフレッシュ完了に応答してリフレッシュアドレス発生手段のリフレッシュアドレスを更新するように構成しており、また複数のバンクの組のリフレッシュタイミングを異ならせており、リフレッシュ中断時においても次のリフレッシュ指示時に、中断されたリフレッシュアドレスのリフレッシュを行なうことができ、またリフレッシュ中断時即座に以降の組のバンクの活性化を停止させることができ、即座にリフレッシュモードを解除して次の動作モードに備えることができ、電流消費の分散を仕様値 t R C を増大させることなく実現することができる。

【0190】請求項2に係る発明に従えば、リフレッシュアドレスは、リフレッシュモード解除時複数のバンクの組のリフレッシュ非完了時にはその中断時のリフレッシュアドレスを保持するように構成しており、容易に次リフレッシュサイクルにおいて中断されたリフレッシュアドレスに従って複数のバンクの組のリフレッシュを行なうことができる。

【0191】請求項3に係る発明に従えば、リフレッシュ指示印加時、所定のシーケンスで複数のバンクの組を組単位で順次活性化しており、複数のバンクの組の活性化タイミングを単に順次ずらせるだけでよく、分散リフレッシュ動作を容易に実現することができる。またリフレッシュ完了指示コマンド印加時、以降のバンクのリフレッシュ完了指示コマンド印加時、容易に全バンクがリフレッシュ完了指示コマンド印加時、容易に全バンクがリフレッシュ完了を行なったか否かの判定を行なうことができる。

【0192】請求項4に係る発明に従えば、複数のバンクの組は、活性化期間が互いに重なり合わないように活性化しており、リフレッシュ中断時においても、容易に高速で内部プリチャージ状態に復帰できる(1つのリフ

レッシュ実行期間が、1つのバンクのリフレッシュ実行期間と等価であるため)。

【0193】請求項5に係る発明に従えば、複数のバンクそれぞれの活性化タイミングを異ならせており、バンク数増大時においても、大幅にピーク電流を低減することができる。

【0194】請求項6に係る発明に従えば、所定数のバンクを1つの組としてリフレッシュを行なっており、バンク数および動作条件に応じてリフレッシュ動作を適当に分散させることができ、電流消費およびリフレッシュ 10サイクル(リフレッシュ間隔)を考慮して複数のバンクを複数の組に分割して分散リフレッシュを行なうことができる。

【0195】請求項7に係る発明に従えば、リフレッシ ュモード時には、少なくとも複数のバンクの組のリフレ ッシュ完了に従ってリフレッシュアドレスを更新して複 数のバンクの組を所定のシーケンスで各リフレッシュタ イミングを異ならせてリフレッシュを行なうように構成 しており、リフレッシュ動作を分散させてピーク電流消 費を低減でき、かつリフレッシュモード解除時において 20 も、短時間でリフレッシュモードを解除して内部をプリ チャージ状態に復帰させることができる。またリフレッ シュ中断時においても所定のシーケンスにおいて以降の バンクの活性化を停止するだけでよく、制御が容易とな り、またこの場合には、リフレッシュアドレスの更新を 行なわないため、次のリフレッシュモード時に、中断さ れたリフレッシュアドレスからリフレッシュを再開させ ることができ、リフレッシュが中断されたバンクのリフ レッシュ間隔が長くなって記憶データが消失するのを防 止することができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1に従う半導体記憶装置の要部の構成を概略的に示す図である。

【図2】 図1に示すコマンドデコーダ回路の構成を示す図である。

【図3】 図2に示すコマンドデコーダ回路の動作を示す信号波形図である。

【図4】 図1に示すRFS信号発生回路の構成を示す図である。

【図5】 図4に示すRFS信号発生回路の動作を示す 40 信号波形図である。

【図6】 (A) は図1に示すRASR信号発生回路の 構成を示し、(B) は、(A) に示す回路の動作を示す 信号波形図である。

【図7】 (A) は図1に示すRASR遅延回路の構成を示し、(B) は、(A) に示す回路の動作を示す信号 波形図である。 ^

【図8】 (A) および(B) は図1に示すロウ系制御信号発生回路の構成を示し、(C) は(A) および(B) に示す回路の動作を示す信号波形図である。

【図9】 (A) は図1に示すカウントアップ信号発生 回路の構成を示し、(B) は(A)に示す回路の動作を 示す信号波形図である。

52

【図10】 図1に示すロウアドレス発生回路の構成を示す図である。

【図11】 図10に示す回路の動作を示す信号波形図である。

【図12】 この発明の実施の形態1に従う半導体記憶 装置の動作を示す信号波形図である。

0 【図13】 この発明の実施の形態1に従う半導体記憶 装置の動作を示す信号波形図である。

【図14】 この発明の実施の形態1に従う半導体記憶装置のリフレッシュ中断時の動作を示す信号波形図である。

【図15】 この発明の実施の形態1のリフレッシュ中断時の動作を示す信号波形図である。

【図16】 この発明の実施の形態2に従う半導体記憶装置の要部の構成を概略的に示す図である。

【図17】 図16に示すRFS信号発生回路の構成を 20 示す図である。

【図18】 図16に示すRASR遅延回路の構成を示す図である。

【図19】 図17および図18に示す回路の動作を示す信号波形図である。

【図20】 図16に示すカウントアップ信号発生回路の構成を示す図である。

【図21】 図16に示すロウ系制御信号発生回路群の 構成を示す図である。

【図22】 図16に示すロウアドレス発生回路群の構 30 成を示す図である。

【図23】 この発明の実施の形態3に従う半導体記憶装置の要部の構成を概略的に示す図である。

【図24】 図23に示すRFS信号発生回路の構成を示す図である。

【図25】 図23に示すRASR遅延回路の構成を示す図である。

【図26】 図23に示すカウントアップ信号発生回路 の構成を示す図である。

【図27】 図23に示すロウ系制御信号発生回路群の 構成を示す図である。

【図28】 図23に示すロウ系制御信号発生回路群の変更例を概略的に示す図である。

【図29】 図23に示すロウアドレス発生回路群の構成を示す図である。

【図30】 この発明の実施の形態3に従う半導体記憶 装置の動作を示す信号波形図である。

【図31】 従来の半導体記憶装置の全体の構成を概略的に示す図である。

【図32】 図31に示す内部制御回路の構成を概略的 50 に示す図である。

【図33】 図32に示すバンク制御回路の行系制御回路の構成を概略的に示す図である。

【図34】 従来の半導体記憶装置のリフレッシュ動作に関連する部分の構成を概略的に示す図である。

【図35】 従来の半導体記憶装置のリフレッシュモード時の動作を示す信号波形図である。

【図36】 従来の半導体記憶装置の行選択に関連する部分の構成を概略的に示す図である。

【図37】 従来の半導体記憶装置のセルフリフレッシュモード時の問題点を説明するための図である。


【図38】 従来の半導体記憶装置のリフレッシュモード時の問題点を説明するための図である。

【符号の説明】


30 コマンドデコーダ回路、31 RFS信号発生回路、32 リフレッシュ周期制御回路、33 RASR*

*信号発生回路、34 RASR遅延回路、35カウントアップ信号発生回路、8a,8b バンク制御回路、8c リフレッシュ制御回路、26a,26b ロウ系制御信号発生回路、9a アドレスラッチ回路、9b ワード線ドライブ回路、28a,28b ロウアドレス発生回路、29a,29b WL活性回路、92 RFS信号発生回路、95 RASR遅延回路、96 ロウ系制御信号発生回路群、97 カウントアップ信号発生回路、99 ロウアドレス発生回路群、100 WL活性回路群、179 コマンドデコーダ回路、180 RFS信号発生回路、181 RASR信号発生回路、18 2 リフレッシュ周期制御回路、183 RASR遅延回路、184 ロウ系制御信号発生回路群、185 カウントアップ信号発生回路、187 ロウアドレス発生回路群、188 WL活性回路群。


【図1】




【図2】





[図3]



【図4】










ZRASRM ZRASRO

ZRASR1











【図14】

【図15】










RASR


バンク共通 リフレッシュ制御

回路 から







【図33】



【図36】



【図34】



【図35】

